一种并发控制多个FPGA的原型验证平台制造技术

本发明专利技术实施例中提供了一种并发控制多个FPGA的原型验证平台，属于计算机辅助设备技术领域，具体包括验证控制器和外接端口；所述外接端口用于向所述验证控制器传输验证指令；所述验证控制器用于基于所述验证指令控制各FPGA中至少一组FPGA的运行、读取所述至少一组FPGA基于所述验证指令产生的运行结果信息、读取各FPGA的存储信息并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；所述外接端口还用于输出所述验证控制器所接收的信息。通过本发明专利技术的处理方案，可以实现对多个FPGA的共同管理和交互，有效提高了并发下载的速度。

【技术实现步骤摘要】
一种并发控制多个FPGA的原型验证平台
本专利技术涉及计算机辅助设备
，尤其涉及一种并发控制多个FPGA的原型验证平台。
技术介绍
随着芯片行业的发展，芯片集成度越来越高，逻辑门规模也越来越大，而设计芯片所用到的单颗FPGA原型验证平台逻辑门数量有限，为了满足更大规模芯片的原型验证，需要将一个大型设计分配到多个FPGA中去运行，并且能够实时并行控制。按照现有方案，挨个对开发板上的FPGA进行交互控制，已经满足不了多个FPGA同时进行控制的性能和需求，高性能并发控制FPGA已经成为当下高集成度EDA设计亟待解决的问题。
技术实现思路
有鉴于此，本专利技术实施例提供一种并发控制多个FPGA的原型验证平台，可以实现对多个FPGA的共同管理和交互，有效提高了并发下载的速度。为了达到上述技术目的，本专利技术所采用的具体技术方案为：一种并发控制多个FPGA的原型验证平台，包括验证控制器和外接端口；所述外接端口用于向所述验证控制器传输验证指令；所述验证控制器用于基于所述验证指令控制各FPGA中至少一组FPGA的运行、读取所述至少一组FPGA基于所述验证指令产生的运行结果信息、读取各FPGA的存储信息并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；所述外接端口还用于输出所述验证控制器所接收的信息。进一步的，所述验证控制器上设置有PS端逻辑程序和PL端逻辑程序；所述PS端逻辑程序用于将所述验证指令转化为控制指令，并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；所述PL端逻辑程序用于根据所述控制指令控制FPGA的运行，在FPGA出现运行结果信息后将所述运行结果发送至所述PS端逻辑程序，并用于读取各FPGA的存储信息并发送至所述PS端逻辑程序。进一步的，所述并发控制多个FPGA的原型验证平台还包括外设硬件，所述外设硬件与所述PL端逻辑程序通讯连接；所述PL端逻辑程序还用于根据所述控制指令控制所述外设硬件的运行；所述外设硬件用于控制管理各FPGA、控制管理各FPGA的外接功能子卡并用于控制管理各FPGA的通讯接口。进一步的，所述外设硬件包括电压控制设备、拨码开关和测试子卡；所述电压控制设备用于为FPGA提供电压控制；所述拨码开关用于向FPGA传输所述运行结果信息和所述存储信息；所述测试子卡用于支持FPGA的功能模块。进一步的，所述测试子卡包括内存测试子卡、网卡测试子卡、PCIE测试子卡和硬盘测试子卡。进一步的，所述测试子卡还包括拨码开关，所述拨码开关用于在至少两组所述FPGA之间传递所述运行结果信息和所述存储信息。进一步的，所述PS端逻辑程序还用于为所述测试子卡设置测试电压。进一步的，所述外接端口还用于访问所述PS端逻辑程序、为FPGA设置网络IP信息并用于读写和控制所述PS端逻辑程序。进一步的，所述外接端口为以太网端口。采用上述技术方案，本专利技术能够带来以下有益效果：1、本专利技术能够实现对多个FPGA的共同管理和交互，有效提高了并发下载的速度。2、本专利技术通过PS逻辑和PL逻辑共同控制的方式，可以在系统中设置多个外设硬件，以扩展更多功能。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本专利技术实施例中的一种并发控制多个FPGA的原型验证平台的模块配合原理图。具体实施方式下面结合附图对本专利技术实施例进行详细描述。以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本专利技术，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。本专利技术实施例提供一种并发控制多个FPGA的原型验证平台，包括验证控制器和外接端口；所述外接端口用于向所述验证控制器传输验证指令；所述验证控制器用于基于所述验证指令控制各FPGA中至少一组FPGA的运行、读取所述至少一组FPGA基于所述验证指令产生的运行结果信息、读取各FPGA的存储信息并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；所述外接端口还用于输出所述验证控制器所接收的信息。在一个实施例中，所述验证控制器上设置有PS端逻辑程序和PL端逻辑程序；所述PS端逻辑程序用于将所述验证指令转化为控制指令，并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；所述PL端逻辑程序用于根据所述控制指令控制FPGA的运行，在FPGA出现运行结果信息后将所述运行结果发送至所述PS端逻辑程序，并用于读取各FPGA的存储信息并发送至所述PS端逻辑程序。在本实施例中，PL端逻辑程序将针对每一个并发功能模块打开一条与PS端逻辑程序的通道，PS端逻辑程序再通过网络端口的方式一一对应PL端逻辑程序的通道，实现PS端逻辑程序可以并行控制PL端逻辑程序的逻辑的功能。FPGA均挂在I2C总线上，由PL端逻辑程序统一管理控制I2C总线上的设备。在本实施例中，当用户发起并行下载命令时，用户PC会开启与FPGA编号对应的端口连接PS端逻辑程序的服务器，后续任何有关FPGA控制的数据都会通过这个端口下发到PS端逻辑程序的服务器中，PS端逻辑程序服务器再把数据转发到与FPGA编号对应的总线地址上。读取FPGA数据时，用本文档来自技高网...

【技术保护点】
1.一种并发控制多个FPGA的原型验证平台，其特征在于：包括验证控制器和外接端口；/n所述外接端口用于向所述验证控制器传输验证指令；/n所述验证控制器用于基于所述验证指令控制各FPGA中至少一组FPGA的运行、读取所述至少一组FPGA基于所述验证指令产生的运行结果信息、读取各FPGA的存储信息并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；/n所述外接端口还用于输出所述验证控制器所接收的信息。/n

【技术特征摘要】
1.一种并发控制多个FPGA的原型验证平台，其特征在于：包括验证控制器和外接端口；
所述外接端口用于向所述验证控制器传输验证指令；
所述验证控制器用于基于所述验证指令控制各FPGA中至少一组FPGA的运行、读取所述至少一组FPGA基于所述验证指令产生的运行结果信息、读取各FPGA的存储信息并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；
所述外接端口还用于输出所述验证控制器所接收的信息。


2.根据权利要求1所述的并发控制多个FPGA的原型验证平台，其特征在于：所述验证控制器上设置有PS端逻辑程序和PL端逻辑程序；所述PS端逻辑程序用于将所述验证指令转化为控制指令，并用于在至少两组FPGA之间传递所述运行结果信息和所述存储信息；
所述PL端逻辑程序用于根据所述控制指令控制FPGA的运行，在FPGA出现运行结果信息后将所述运行结果发送至所述PS端逻辑程序，并用于读取各FPGA的存储信息并发送至所述PS端逻辑程序。


3.根据权利要求2所述的并发控制多个FPGA的原型验证平台，其特征在于：所述并发控制多个FPGA的原型验证平台还包括外设硬件，所述外设硬件与所述PL端逻辑程序通讯连接；所述PL端逻辑程序还用于根据所述控制指令控制所述外设硬件的运行；所述外设硬件用于控制管理各FPGA、控制管理各FPGA的外接功...

【专利技术属性】
技术研发人员：谢雪辉，肖慧，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31