一种数据传输方法技术

本发明专利技术实施例中提供了一种数据传输方法，属于计算机辅助设计技术领域，所述数据包括用户数据信号、检错信号和无效数据信号；具体方法为：数据传输过程中，将检错信号的触发时间设置在所述无效数据的传输时间中，用所述检错结果信号替换部分所述无效数据信号；通过本发明专利技术的处理方案，在数据的接收端可以在提前最少2个时钟周期恢复客户数据信息的接收，并且得到数据完整性的检测结果，极大的提高时分复用系统的实时性，减少了用户数据信号的传输延迟。

【技术实现步骤摘要】
一种数据传输方法
本专利技术涉及电子计算机数据传输
，尤其涉及一种数据传输方法。
技术介绍
在数据传输的过程中，为了确认数据的准确性，需要在传输的过程中添加检错编码，在接收端对数据进行检错，但是在高速低延时的系统中，为了时序的优化，检错编码结果将会延迟一个或几个时钟周期，这时候就需要对传输的数据进行延迟，最终增加了数据传输的延迟。
技术实现思路
有鉴于此，本专利技术实施例提供一种数据传输方法，至少部分解决现有技术中存在的问题。一种数据传输方法，所述数据包括用户数据信号、检错信号和无效数据信号；具体方法为：在所述数据的传输过程中，在所述无效数据的传输时间中设置所述检错信号的触发时间点，用所述检错信号产生的检测结果信号替换部分所述无效数据信号；其中：所述用户数据信号在传输过程中呈周期性重复传输，每个传输周期之间通过无效数据信号隔开；所述检错信号用于检测所述用户数据信号在传输过程中是否出现错误并生成所述检错结果信号；所述检错信号的触发周期等于所述用户数据信号和所述无效数据信号的周期之和。进一步的，所述用户数据信号、所述检错结果信号和所述无效数据信号在传输链路层传输时的传输方式为依次流水传输。进一步的，所述用户数据信号包括多组传输时长一致的分包数据信号。进一步的，单个所述分包数据信号的传输时长等于所述数据的传输链路层的单个时钟周期。进一步的，所述检错结果信号与单个所述分包数据信号的传输时长一致。采用上述技术方案，本专利技术能够带来以下有益效果：本专利技术由于将检错编码的出发时间移动至原无效代码的传输时间中，因此用户的数据在链路层进行数据传输的过程中必不会额外的增加数据延时，只是将数据传输信号后面的CRC推迟了几个时钟，在对数据传输信号的接收端可以在提前最少2个时钟周期恢复数据，减少了数据传输的延时，并且得到数据完整性的检测结果，极大的提高了时分复用系统的实时性。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为现有技术中数据传输信号的传输时序图；图2为本专利技术实施例中的数据传输信号的传输时序图。具体实施方式下面结合附图对本专利技术实施例进行详细描述。以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本专利技术，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。当用户的设计代码比较大时，需要将用户的设计代码进行分割，并将分割之后的代码放在多颗FPGA进行运行。这时候就需要运用时分复用技术对分割边界进行同步处理，由于是一份代码分割成多份，并在多颗FPGA进行运行，这对时分复用的传输的实时性要求比较高，数据传输延时不能太大，否则会影响了数据传输的性能。而且为了保证数据传输的正确性，会在传输的过程中添加数据完整性的检测方法。由于使用链路层的时钟对用户数据进行传输，因此传统的检测方法为在传输的过程中添加检错编码并将检错编码直接添加到链路层数据中去。其时序图如图1所示。由于计算检错编码时需要时间，需要等待检错编码计算完成才能进行数据传输，因此此处最少会延迟2个时钟周期才能传输用户数据，这直接增加时分复用系统的延时，降低了系统的性能。本专利技术实施例提供一种数据完整性的检测方法，所述数据包括用户数据信号、检错信号和无效数据信号；在本实施例中，在所述数据的传输过程中，在所述无效数据的传输时间中设置所述检错信号的触发时间点，用所述检错信号产生的检测结果信号替换部分所述无效数据信号；其中：所述用户数据信号在传输过程中呈周期性重复传输，每个传输周期之间通过无效数据信号隔开；所述检错信号用于检测所述用户数据信号在传输过程中是否出现错误并生成所述检错结果信号；所述检错信号的触发周期等于所述用户数据信号和所述无效数据信号的周期之和。其时序图如图2所示。在本实施例中，将检错信号的传输时间设置在用户数据信号传输时间之后的1-2个时钟周期时，此时正是属于链路层传输无效数据信号的时间，系统会在无效数据信号的传输时间内运行检错，不再占用用户数据信号的传输时间，如图2中“接收端用户数据”所示，在数据接收端可以在提前最少2个时钟周期恢复客户数据信息的接收，并且得到数据完整性的检测结果，极大的提高时分复用系统的实时性，避免了用户数据信号的传输延迟。在本实施例中，如图2所示，所述用户数据信号、所述检错结果信号和所述无效数据信号在传输链路层传输时的传输方式为依次流水传输。在本实施例中，如图2所示，为了提高数据的传输效率，所述用户数据信号包括多组传输时长一致的分包数据信号。在本实施例中，如图2所示，为了提高数据的传输效率，单个所述分包数据信号的传输时长等于所述数据的传输链路层的单个时钟周期。在一个实施例中，如图2所示，为了提高数据的传输效率，所述检错结果信号与单个所述分包数据信号的传输时长一致。以上所述，仅为本专利技术的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本专利技术的保护范围之内。因此，本专利技术的保护范围应以权利要求的保护范围为准。本文档来自技高网...

【技术保护点】
1.一种数据传输方法，所述数据包括用户数据信号、检错信号和无效数据信号；其特征在于：/n在所述数据的传输过程中，在所述无效数据的传输时间中设置所述检错信号的触发时间点，用所述检错信号产生的检测结果信号替换部分所述无效数据信号；/n其中：所述用户数据信号在传输过程中呈周期性重复传输，每个传输周期之间通过无效数据信号隔开；/n所述检错信号用于检测所述用户数据信号在传输过程中是否出现错误并生成所述检错结果信号；/n所述检错信号的触发周期等于所述用户数据信号和所述无效数据信号的周期之和。/n

【技术特征摘要】
1.一种数据传输方法，所述数据包括用户数据信号、检错信号和无效数据信号；其特征在于：
在所述数据的传输过程中，在所述无效数据的传输时间中设置所述检错信号的触发时间点，用所述检错信号产生的检测结果信号替换部分所述无效数据信号；
其中：所述用户数据信号在传输过程中呈周期性重复传输，每个传输周期之间通过无效数据信号隔开；
所述检错信号用于检测所述用户数据信号在传输过程中是否出现错误并生成所述检错结果信号；
所述检错信号的触发周期等于所述用户数据信号和所述无效数据信号的周期之和。


2.根据权利要求1...

【专利技术属性】
技术研发人员：周超，谢超，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31