一种FPGA端口扩展的方法技术

本发明专利技术公开了一种FPGA端口扩展的方法，通过对每个FPGA的外部连接接口进行统一处理，利用FPGA厂家提供的底层高速数据串并转换IP模块，采用TDM技术，生成新的顶层，自动加入每个FPGA的数据收发模块。根据用户设定的数据信号传输比例，自动封装厂家提供的底层高速数据传输IP，在多个FPGA之间快速的传递大量的设计信号，整个设计的逻辑功能运行正确，运行期性能达到最优。在异步TDM模式中，对数据采样进行数据同步处理，确保数据在采样的过程不会产生亚稳态，保证了数据的稳定传输。用户利用本发明专利技术提供的方法可以快速，方便地开发、设计基于多块FPGA的大容量、复杂程度高的芯片设计，加快SOC产品的开发流程。

【技术实现步骤摘要】
一种FPGA端口扩展的方法
本专利技术涉及一种FPGA端口扩展的方法。
技术介绍
当前，IC芯片产业飞速发展，需要进行FPGA原型验证的逻辑设计越来越庞大，一颗业界较大规模的FPGA已经难以容纳下所有的芯片的逻辑功能。用户需要设法将大的设计切割为若干个小的设计，配置到多个FPGA中。经常会遇到的一个问题就是由于设计的复杂，逻辑模块之间产生了大量的互联关系。分割后用户需要利用FPGA上面有限的外部连接管脚来传输更多的数据信号，同时保证运行时整个设计的逻辑功能正确无误，性能达标。通常这个过程需要考虑到很多的因素和处理工作，非常耗费精力和时间。现有技术通常采用以下两种方式进行分割：通过手动修改设计RTL代码进行分割，分成多个独立的子模块放到每个FPGA里面。手动编写串并转换模块或利用厂家提供的IP模块，加入到每个FPGA设计中，进行大量数据的传输。手动分割需要人工操作，操作繁琐且容易出错，需要耗费巨大的时间和精力。分割软件自动分割，对分割的接口进行TDM传输。软件自动分割由于分割之后数据时钟往往不止一个时钟，采样同步T本文档来自技高网...

【技术保护点】
1.一种FPGA端口扩展的方法，其特征在于，包括如下步骤：/n步骤1、对用户的芯片设计编译为统一的数据格式的网表；/n步骤2、根据用户设定的TDM传输的模式及参数，对用户设计和厂家的底层传输IP进行自动连接，封装处理，生成新的FPGA的逻辑设计及设置；/n步骤3、使用用户时钟产生一个用户时钟的二分频信号，所述二分频信号的上升沿和下降沿的总和等于用户时钟的频率；/n步骤4、使用Serdes的时钟对用户时钟的二分频信号打两拍产生同步信号1和同步信号2；/n步骤5、使用Serdes的时钟在同步信号2的上升沿和下降沿对用户数据进行采样，采样频率等于用户时钟的频率；/n步骤6、将采样后的数据根据FPGA...

【技术特征摘要】
1.一种FPGA端口扩展的方法，其特征在于，包括如下步骤：
步骤1、对用户的芯片设计编译为统一的数据格式的网表；
步骤2、根据用户设定的TDM传输的模式及参数，对用户设计和厂家的底层传输IP进行自动连接，封装处理，生成新的FPGA的逻辑设计及设置；
步骤3、使用用户时钟产生一个用户时钟的二分频信号，所述二分频信号的上升沿和下降沿的总和等于用户时钟的频率；
步骤4、使用Serdes的时钟对用户时钟的二分频信号打两拍产生同步信号1和同步信号2；
步骤5、使用Serdes的时钟在同步信号2的上升沿和下降沿对用户数据进行采样，采样频率等于用户时钟的频率；
步骤6、将采样后的数据根据FPGA类型转换为专用门电路网表库文件，和配置约束信息；
步骤7、经过EDA专用的布线工具处理，生成可配置于FPGA的比特流文件。


2.如权利要求1所述的一种FPGA端口扩展的方法，其特征在于：所述步骤5中用户数据每次在采样之前会进行CRC校验，先将用户数据进行异或，并将校验的结果记作CRC0，接着将采样稳定的用户数据通过Serdes单bit的...

【专利技术属性】
技术研发人员：张吉锋，周超，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31