以太网络数据IP地址高速分类装置制造方法及图纸

技术编号:14146491 阅读:189 留言:0更新日期:2016-12-11 02:49
以太网络数据IP地址高速分类装置,涉及一种网络数据按照IP地址进行分类的装置。为了解决现有数据分类装置稳定性和可配置性差的问题。本发明专利技术以66AK2E05芯片为基础,包括数据链路层以太网端口、DMA传输装置、网络数据包加速器和DSP配置程序,通过DSP配置程序的控制,数据链路层以太网端口负责嗅探包含所有MAC地址、IP地址在内的应用系统全体数据帧,DMA传输装置负责优化数据传输的速度,网络数据包加速器负责按照用户配置的IP地址分类信息将接收到的应用系统全体数据分类成各条包含不同IP地址的数据流和一条不包含所有指定IP地址的数据流。本发明专利技术用于对网络系统的数据进行分类,减小各个输出网口的数据吞吐率。

【技术实现步骤摘要】

本专利技术涉及一种网络数据按照IP地址进行分类的装置,特别涉及一种以太网络数据IP地址高速分类装置
技术介绍
某网络系统由数十台设备组成,设备之间采用千兆以太网互联通讯。设备间数据传递通过支持端口镜像的交换机实现,系统所有数据都会被镜像到交换机监测口,其传输吞吐率峰值达到200Mb/s。在该系统研制阶段的联试联调过程中,需从监测口中对系统数据进行野报文检查、非法报文检查和正常报文解析。由于该系统吞吐率大,单台计算机无法实现数据监测,常产生丢包。因此,需开发网络分类装置,根据数据包的IP地址信息,将一个监测口数据分类,通过多个网口输出,从而大大减小各个输出网口的数据吞吐率,通过多台计算机对系统进行监测,这样就能解决数据监测时丢包率高的问题。将网络数据按照IP地址进行分类,这一项技术发展至今可总结为以下三种方案。方案一:在Linux系统中由设计者编写软件设计实现。这种方案实现IP地址高速分类模块主要利用了Linux系统内核中现有的BPF过滤器和零拷贝技术。BPF过滤器直接从Linux系统的网络设备驱动中收集所有网络数据到内核缓存中,然后通过基于寄存器的过滤机制将网络数据按照IP地址分类出来。零拷贝技术不仅将DMA技术用于网络数据的传输,还将内核中的缓存空间映射到Linux系统用户应用层空间里面,这样设计者就可以直接对网络数据进行操作,而且减少了一次数据的复制次数,使得方案能处理的网络数据速度大幅度升高。此方案可配置性和灵活度较高,开发周期短,对于接收的网络数据速度也可达到千兆以太网的标准。但由于修改了Linux系统内核,此方案在稳定性上存在很大的隐患。方案二:开发专门的硬件电路及芯片及来实现。这种方案可以先通过FPGA编写门电路,然后再以此为基础开发专门的ASIC芯片,或者可以与现有的网络协议芯片进行芯片组设计。此方案对于接收的网络数据速度可高达万兆以太网甚至十万兆以太网的标准,所有的网络数据都可以线速转发,稳定性极高。但无论是在FPGA中移植TCP/IP协议开发ASIC芯片还是设计出芯片间能稳定传输的芯片组,其开发周期都是相当漫长的,而且此方案不具有可编程性,所以此方案可配置性较差。表1方案参数及性能对比如表1所示,方案一和方案二各有自己的优点和缺点,无法同时实现可配置性强和稳定性强的优点。
技术实现思路
本专利技术为了解决上述问题,本专利技术提供一种稳定性强和可配置性强的以太网络数据IP地址高速分类装置。本专利技术的以太网络数据IP地址高速分类装置,所述装置基于66AK2E05芯片实现,包括DSP配置程序、数据链路层以太网端口、DMA传输装置和网络数据包加速器;数据链路层以太网端口,用于接收应用系统全体数据,还用于发送网络数据包加速器分类后的数据;DMA传输装置,用于数据链路层以太网端口与网络数据包加速器的数据传输;网络数据包加速器,将接收到的全体数据按照用户配置的IP地址分类信息进行分类;DSP配置程序,用于控制数据链路层以太网端口、DMA传输装置和网络数据包加速器,实现相应功能。优选的,所述装置还包括ARM,用于对用户配置信息处理,获得用户配置的IP地址分类信息。优选的,所述数据链路层以太网端口包括连接着外部PHY芯片的SGMII接口和媒体访问操控器MAC;外部PHY芯片,用于实现物理层的功能;媒体访问操控器MAC,用于实现数据链路层的功能;SGMII接口,为连接物理层和数据链路层的媒体独立接口。优选的,所述SGMII接口包括PHY芯片初始化模块、选择连接模块、SERDES串并转换模块和编码译码模块;所述DSP配置程序控制数据链路层以太网端口实现相应功能的流程包括如下:步骤一:控制PHY芯片初始化模块初始化PHY芯片;步骤二:根据连接选择模块,判断需传输数据双方是否进行自动协商连接,若是,进行自动协商连接,转入步骤三,若否,进行强制连接,转入步骤三;步骤三:打开媒体访问操控器MAC的ALE功能,等待,执行步骤四或步骤五;步骤四:当PHY芯片接收应用系统全体数据后,发送给SERDES串/并转换模块、进行串并转换,转换后的并行数据再经译码编码模块进行译码输出至媒体访问操控器MAC,媒体访问操控器MAC利用ALE功能接收到应用系统全体数据;步骤五:当媒体访问操控器MAC利用ALE功能接收到分类后的数据时,将分类后的数据经译码编码模块进行解码,解码后的数据经SERDES串/并转换模块进行并串转换,转换后的串行数据经PHY芯片发送。优选的,所述译码编码模块为8B/10B译码编码模块。优选的,所述DMA传输装置包括接收通道FOFO、发送通道FIFO和DMA控制器;所述DSP配置程序控制DMA传输装置接收数据的过程包括:建立接收队列和接收空闲队列,在接收空闲队列内配置多个首尾相连的描述符,对描述符进行相应配置,及自动为每个描述符分配相应的网络数据包加速器的缓冲区;当DMA控制器接收到数据链路层以太网端口的接收信号时,接收空闲队列弹出一个描述符给DMA控制器,DMA控制器根据描述符,控制接收通道FOFO将应用系统全体数据从数据链路层以太网端口传输到网络数据包加速器的相应缓冲区;所述DSP配置程序控制DMA传输装置发送数据的过程包括:建立发送队列和发送空闲队列,在发送空闲队列内配置多个首尾相连的描述符;发送空闲队列弹出一个描述符给DMA控制器,对描述符进行配置后,DMA控制器根据描述符,控制发送通道FOFO将分类后的数据从网络数据包加速器的相应缓冲区传输至数据链路层以太网端口。优选的,所述DSP配置程序控制网络数据包加速器实现相应功能的流程包括:步骤1:DSP配置程序接收IP地址分类信息,将IP地址分类信息处理成多条IP地址分类指令:包括各条包含不同IP地址的分类指令和一条不包含所有指定的IP地址的分类指令;步骤2:每次发送一条IP地址分类指令,直至全部发送,每次的发送流程如下:DSP配置程序利用网络数据包加速器LLD从网络数据包加速器的发送空闲队列中弹出一个空描述符;网络数据包加速器LLD表示网络数据包加速器的底层驱动;配置该空描述符类型为指令传递,并将一条IP地址分类指令和自定义的确认信息添加到空描述符中;利用网络数据包加速器LLD将带有IP地址分类指令和确认信息的描述符推进到网络数据包加速器的指令接收队列中,网络数据包加速器将指令接收队列中描述符的确认信息复制到指令确认队列中描述符对应的位置;通过网络数据包加速器LLD从网络数据包加速器的指令确认队列弹出一个描述符,若该描述符上的确认信息与所述自定义的确认信息吻合,则确定网络数据加速器指令接收成功;步骤3:网络数据包加速器按照步骤二,将从DMA传输装置接收来的数据分类成各条包含不同IP地址的数据流和一条不包含所有指定IP地址的数据流。优选的,所述IP地址分类信息的结构和参数:其中,数量:表示IP地址分类信息内一共包含的用户指定IP地址分类条件的数量;序号:作为每个IP地址分类条件的分隔符,表示是第几个IP地址分类条件;匹配目的地:当应用系统数据包含该IP地址时,应用系统数据被送达的地方;匹配目的地之后的备注:当以以太网端口为有效匹配目的地时,用于指定应用系统数据被送达哪个以太网端口;不匹配目的地:当应用系统数据不包含所有指定IP地址时,应用系统数据被送本文档来自技高网
...
以太网络数据IP地址高速分类装置

【技术保护点】
一种以太网络数据IP地址高速分类装置,其特征在于,所述装置基于66AK2E05芯片实现,包括DSP配置程序、数据链路层以太网端口、DMA传输装置和网络数据包加速器;数据链路层以太网端口,用于接收应用系统全体数据,还用于发送网络数据包加速器分类后的数据;DMA传输装置,用于数据链路层以太网端口与网络数据包加速器的数据传输;网络数据包加速器,将接收到的全体数据按照用户配置的IP地址分类信息进行分类;DSP配置程序,用于控制数据链路层以太网端口、DMA传输装置和网络数据包加速器,实现相应功能。

【技术特征摘要】
1.一种以太网络数据IP地址高速分类装置,其特征在于,所述装置基于66AK2E05芯片实现,包括DSP配置程序、数据链路层以太网端口、DMA传输装置和网络数据包加速器;数据链路层以太网端口,用于接收应用系统全体数据,还用于发送网络数据包加速器分类后的数据;DMA传输装置,用于数据链路层以太网端口与网络数据包加速器的数据传输;网络数据包加速器,将接收到的全体数据按照用户配置的IP地址分类信息进行分类;DSP配置程序,用于控制数据链路层以太网端口、DMA传输装置和网络数据包加速器,实现相应功能。2.根据权利要求1所述的以太网络数据IP地址高速分类装置,其特征在于,所述装置还包括ARM,用于对用户配置信息处理,获得用户配置的IP地址分类信息。3.根据权利要求1所述的以太网络数据IP地址高速分类装置,其特征在于,所述数据链路层以太网端口包括连接着外部PHY芯片的SGMII接口和媒体访问操控器MAC;外部PHY芯片,用于实现物理层的功能;媒体访问操控器MAC,用于实现数据链路层的功能;SGMII接口,为连接物理层和数据链路层的媒体独立接口。4.根据权利要求3所述的以太网络数据IP地址高速分类装置,其特征在于,所述SGMII接口包括PHY芯片初始化模块、选择连接模块、SERDES串并转换模块和编码译码模块;所述DSP配置程序控制数据链路层以太网端口实现相应功能的流程包括如下:步骤一:控制PHY芯片初始化模块初始化PHY芯片;步骤二:根据连接选择模块,判断需传输数据双方是否进行自动协商连接,若是,进行自动协商连接,转入步骤三,若否,进行强制连接,转入步骤三;步骤三:打开媒体访问操控器MAC的ALE功能,等待,执行步骤四或步骤五;步骤四:当PHY芯片接收应用系统全体数据后,发送给SERDES串/并转换模块、进行串并转换,转换后的并行数据再经译码编码模块进行译码输出至媒体访问操控器MAC,媒体访问操控器MAC利用ALE功能接收到应用系统全体数据;步骤五:当媒体访问操控器MAC利用ALE功能接收到分类后的数据时,将分类后的数据经译码编码模块进行解码,解码后的数据经SERDES串/并转换模块进行并串转换,转换后的串行数据经PHY芯片发送。5.根据权利要求4所述的以太网络数据IP地址高速分类装置,其特征在于,所述译码编码模块为8B/10B译码编码模块。6.根据权利要求1或4所述的以太网络数据IP地址高速分类装置,其特征在于,所述DMA传输装置包括接收通道FOFO、发送通道FIFO和DMA控制器;所述DSP配置程序控制DMA传输装置接收数据的过程包括:建立接收队列和接收空闲队列,在接收空闲队列内配置多个首尾相连的描述符,对描述符进行相...

【专利技术属性】
技术研发人员:魏长安杨京礼黄佳俊姜守达
申请(专利权)人:哈尔滨工业大学
类型:发明
国别省市:黑龙江;23

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1