一种垂直集成单元二极管芯片制造技术

本发明专利技术提供一种垂直集成单元二极管芯片，包括第一导电类型电极、第二导电类型电极及位于第一导电类型电极上的二极管台面结构，二极管台面结构还包括第一导电类型焊盘和第二导电类型焊盘，其中第一导电类型焊盘与第二导电类型焊盘在二极管台面结构的同一侧，第一导电类型电极与第一导电类型焊盘连接，第二导电类型电极与第二导电类型焊盘连接。本发明专利技术解决了现有技术存在的二极管结构在流明效率、流明密度输出、流明成本三个重要的参数上极大局限性的技术问题，提高了单位面积芯片的流明输出，降低了流明成本。

A vertical integrated unit diode chip

【技术实现步骤摘要】
一种垂直集成单元二极管芯片
本专利技术涉及半导体材料和器件工艺领域，特别是半导体光电器件。
技术介绍
常规的垂直结构LED芯片中，电流扩散主要依靠n电极侧，有电极引线型引线或钻孔型的引线，但总体电流扩散仍不均匀，导致发光效率的损失，散热也不均匀，从而影响单元二极管芯片的效率和稳定性。从而限制了垂直大功率LED芯片提供单位面积流明输出更高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局限性，目前市场上的垂直LED芯片技术无法提供有效的解决方案。现有技术一为Proc.ofSPIEVol.10021100210X-12016会议论文，如图1-3所示，其中，图1为垂直LED芯片的结构图，其中p型电极与背面的电极相连(backmetalAu)，黑色部分边缘的方框与中间3根手指型引线代表了第二导电类型电极，通过下方的两个大的N-pad打线引出。因此整个芯片的电流扩散，主要为n型金属线所限制。图2展示了现有技术一的垂直芯片的近场分析图和中线上归一化的电流分布图，芯片的尺寸为1.2mm×1.2mm。近场图中可见，芯片的电流分布仍然十分不均匀，靠近n电极线的区域光强很大，电流密度大，而远离n电极线的区域光强较小，电流密度小。归一化的分布图显示，电流密度较小的区域不到较大区域的70％。因此，大电流下的LED光效、散热和稳定性都会受到严重的限制。
技术实现思路
本专利技术为解决现有技术存在的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上有极大局限性的技术问题，提出一种流明效率高、流明密度输出大的垂直集成单元二极管芯片。为实现上述目的，本专利技术提供一种垂直集成单元二极管芯片，包括第一导电类型电极、第二导电类型电极及位于第一导电类型电极上的二极管台面结构，二极管台面结构还包括第一导电类型焊盘和第二导电类型焊盘，其中第一导电类型焊盘与第二导电类型焊盘在二极管台面结构的同一侧，第一导电类型电极与第一导电类型焊盘连接，第二导电类型电极与第二导电类型焊盘连接。其中，第一导电类型焊盘和第二导电类型焊盘位于二极管台面结构任意边沿、台面顶点、台面中间或台面其它任意位置。其中，第一导电类型焊盘和第二导电类型焊盘分别位于二极管台面结构彼此相对的短边边沿，或者第二导电类型焊盘位于二极管台面结构的短边边沿，第一导电类型焊盘位于二极管台面结构的长边边沿，或者第二导电类型焊盘位于台面结构的短边边沿，第一导电类型焊位于二极管台面的顶点处。其中，第一导电类型焊盘和第二导电类型焊盘的形状分别为沿二极管台面结构的短边设置且与二极管台面结构等宽的长方形、方形、或圆形或其他形状。其中，第一导电类型焊盘和第二导电类型焊盘的厚度为0.001微米～20微米，宽度为10微米～100微米。其中，第二导电类型电极与第二导电类型焊盘由线条型电极线连接，且二极管台面结构包括n个二极管单元，n个二极管单元呈几何形状排列，其中，n≥2；第二导电类型电极延伸到二极管单元上。其中，二极管台面结构包括依次层叠设置的第一导电类型层、量子阱有源区以及第二导电类型层，第二导电类型层与及第二导电类型电极欧姆接触。其中，二极管台面结构包括设置于第一导电类型层远离量子阱有源区一侧的保护金属层，第一导电类型焊盘设置于保护金属层上。其中，第一导电类型焊盘为p焊盘，第二导电类型焊盘为n焊盘。其中，二极管单元至少有一个侧壁面从台面底部到顶部方向上设有沟槽，二极管单元的侧壁上的沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。本专利技术所采用的垂直装集成单元二极管芯片，通过纳微米尺寸结构效应，在光、电、热三个层面突破现有垂直LED技术的局限性。单元二极管芯片的尺寸设计控制在电流扩散长度以内，其较高自由度的几何优化设计方式，可同时解决困扰LED单元二极管芯片设计的n-电极和p-电极电流扩散不均匀的问题，从而得到更高的光电转换效率/流明效率；每个二极管单元的纳米微结构，台面内部的孔结构和沟槽结构可增加有效出光面积，从而提升光萃取效率；集成单元二极管芯片尺寸的缩小和台面内部的孔结构，带来更大的散热面积，具备更佳的散热性能，可以允许超大电流密度的注入而不影响其稳定性，从而极大的提高单位面积集成单元二极管芯片的流明输出，降低流明成本。附图说明图1是现有技术的二极管单元结构图。图2是现有技术的二极管单元结构图。图3是本专利技术实施例1提供的一种二极管台面结构俯视图。图4是本专利技术实施例1提供的一种二极管台面结构的俯视图。图5是本专利技术实施例1提供的一种二极管台面结构的俯视图。图6是本专利技术实施例1提供的一种二极管台面结构的俯视图。图7是本专利技术实施例1提供的一种二极管台面结构的俯视图。图8是本专利技术实施例1-2提供的二极管单元的示意图。图9是本专利技术实施例3提供的垂直集成单元二极管芯片的三维图。图10是本专利技术实施例3提供的垂直集成单元二极管芯片的三维图。第二导电类型电极1，绝缘介质层2，第二导电类型层3，量子阱有源区(MQW)4，第一导电类型层5，反射镜6，保护金属层7，衬底8，背面电极9，第一导电类型焊盘10，第二导电类型焊盘11，线条型电极线12，台面结构13，二极管单元14，沟槽结构15，孔结构16。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护范围。鉴于现有的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上极大的局限性，本专利技术实施例提供一种流明效率高、流明密度输出大的垂直装集成单元二极管，以下结合附图对本专利技术进行详细说明。一种垂直集成单元二极管芯片，包括：第一导电类型电极，第二导电类型电极及位于所述第一导电类型电极上的二极管台面结构，二极管台面结构包括n个二极管单元和沟槽结构，其中，n≥2；台面结构面积根据电流扩散长度确定；所述二极管台面结构还包括第一导电类型焊盘、第二导电类型焊盘，其中第一导电类型焊盘与第二导电类型焊盘在台面结构同一侧，第一导电类型电极与第一导电类型焊盘连接，第二导电类型电极与第二导电类型焊盘连接。二极管台面结构还包括绝缘介质层，第一导电类型层，第二导电类型层，及位于所述第一导电类型层上的量子阱有源区，第二导电类型层与及第二导电类型电极欧姆接触。第一导电类型焊盘个数大于或等于1，形状可以为：半圆形，圆形，矩形，三角形，规则或不规则直线多边形，或一条或多条边为弧形的不规则多边形，厚度为0.001微米～20微米，宽度为：10微米～100微米，位于二极管台面结构任意边沿、台面顶点、台面中间或台面其它任意位置。第一导电类型焊盘可以从台面结构第一边设置且与台面结构等宽。当与台面结构本文档来自技高网...

【技术保护点】
1.一种垂直集成单元二极管芯片，其特征在于，包括第一导电类型电极、第二导电类型电极及位于所述第一导电类型电极上的二极管台面结构，所述二极管台面结构还包括第一导电类型焊盘和第二导电类型焊盘，其中所述第一导电类型焊盘与第二导电类型焊盘在所述二极管台面结构的同一侧，所述第一导电类型电极与所述第一导电类型焊盘连接，所述第二导电类型电极与所述第二导电类型焊盘连接。/n

【技术特征摘要】
1.一种垂直集成单元二极管芯片，其特征在于，包括第一导电类型电极、第二导电类型电极及位于所述第一导电类型电极上的二极管台面结构，所述二极管台面结构还包括第一导电类型焊盘和第二导电类型焊盘，其中所述第一导电类型焊盘与第二导电类型焊盘在所述二极管台面结构的同一侧，所述第一导电类型电极与所述第一导电类型焊盘连接，所述第二导电类型电极与所述第二导电类型焊盘连接。


2.根据权利要求1所述的垂直集成单元二极管芯片，其特征在于，所述第一导电类型焊盘和所述第二导电类型焊盘位于所述二极管台面结构任意边沿、台面顶点、台面中间或台面其它任意位置。


3.根据权利要求2所述的垂直集成单元二极管芯片，其特征在于，所述第一导电类型焊盘和第二导电类型焊盘分别位于所述二极管台面结构彼此相对的短边边沿，或者所述第二导电类型焊盘位于所述二极管台面结构的短边边沿，所述第一导电类型焊盘位于所述二极管台面结构的长边边沿，或者所述第二导电类型焊盘位于所述台面结构的短边边沿，所述第一导电类型焊位于所述二极管台面的顶点处。


4.根据权利要求2所述的垂直集成单元二极管芯片，其特征在于，所述第一导电类型焊盘和第二导电类型焊盘的形状分别为沿所述二极管台面结构的短边设置且与所述二极管台面结构等宽的长方形、方形、或圆形或其他形状。


5.根据权利要求4所述的垂直集成单...

【专利技术属性】
技术研发人员：闫春辉，蒋振宇，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44