一种正装集成单元二极管芯片制造技术

本发明专利技术提供一种正装集成单元二极管芯片，包括第一导电类型焊盘、第二导电类型焊盘以及二极管台面结构，第一导电类型焊盘和第二导电类型焊盘沿x轴方向间隔设置，二极管台面结构包括多个二极管单元，二极管单元沿y轴方向的宽度在y轴方向上从正装集成单元二极管芯片的中间往两边逐渐变小。本发明专利技术通过不均匀的台面结构设计，获得超均匀的电流分布，热分布，波长分布，以及窄半高的高质量LED光源，解决了现有技术存在的二极管结构在流明效率、流明密度输出、流明成本三个重要的参数上极大局限性的技术问题，提高了单位面积芯片的流明输出，降低了流明成本。

A diode chip with integrated unit

【技术实现步骤摘要】
一种正装集成单元二极管芯片
本专利技术涉及半导体材料和器件工艺领域，特别是半导体光电器件。
技术介绍
常规的正装集成单元二极管芯片，电流扩散不均匀，导致发光效率的损失，现有结构下的二极管单元二极管芯片散热通过蓝宝石衬底实现，散热性较差，从而影响单元二极管芯片的效率和稳定性，因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5瓦以下的中小功率单元二极管芯片市场，无法提供单位面积流明输出高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局限性，目前市场上的整装二极管技术无法提供有效的解决方案。现有技术一为专利公开号为US6614056B1的美国专利申请，如图1所示，21/23为N型电极，19/20ab为P型电极。电流的扩散的机理如下：ITO(氧化铟锡)与p-GaN形成欧姆接触后，在ITO上沉积19/20ab金属，通过电极线的方式，将空穴扩散到p-GaN，到达量子阱有源区，在量子阱有源区与21/22N型电极扩散过来的电子通过辐射复合发光，获得发光的LED器件。采用ITO透明导电欧姆接触，加金属引线的电流扩散方式，由于ITO电阻率大，且p型GaN材料电导率也不佳，因此总体电流扩散非常不均匀。此外由于LED单元二极管芯片的电流扩散长度与电流密度的平方根成反比，因此在大电流的注入下，电流的扩散长度更短，导致单元二极管芯片的电流扩散更加的不均匀，效率更低，散热更加困难。正装集成单元二极管芯片电流扩散的不均匀导致发光效率的损失。现有结构下的二极管单元二极管芯片散热通过蓝宝石衬底实现，散热性较差，从而影响单元二极管芯片的效率和稳定性，因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5瓦以下的中小功率单元二极管芯片市场，无法提供单位面积流明输出高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局性，目前市场上的正装发光二极管技术无法提供有效的解决方案。现有技术二为Proc.ofSPIEVol.10021100210X-12016的会议论文，如图2所示，正装LED芯片的近场分析图(上)和中线上归一化的电流分布图(下)，芯片的尺寸为1.2mm×1.2mm。近场分析图中的光强分布与电流扩散的分布成正比。图中可见，在7A/cm2的小电流下，边缘某些区域的电流密度不到中间区域的80％，当电流增大70A/cm2到时，边缘某些区域的电流密度甚至不到中间区域的50％。因此，大电流下的LED光效、散热和稳定性都会受到严重的限制。
技术实现思路
本专利技术为解决现有技术存在的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上有极大局限性的技术问题，提出一种流明效率高、流明密度输出大的正装集成单元二极管芯片。为实现上述目的，本专利技术提供一种正装集成单元二极管芯片，正装集成单元二极管芯片包括第一导电类型焊盘、第二导电类型焊盘以及二极管台面结构，第一导电类型焊盘和第二导电类型焊盘沿x轴方向间隔设置，二极管台面结构包括多个二极管单元，二极管单元沿y轴方向的宽度在y轴方向上从正装集成单元二极管芯片的中间往两边逐渐变小。其中，多个二极管单元沿x轴方向的长度沿x轴方向从第一导电类型焊盘到第二导电类型焊盘逐渐变小。其中，x轴方向为正装集成单元二极管芯片的长度方向，y轴方向为正装集成单元二极管芯片的宽度方向。其中，正装集成单元二极管芯片进一步包括第一导电类型电极线和第二导电类型电极线，第一导电类型电极线和第二导电类型电极线沿x轴方向延伸，且沿y轴方向间隔设置。其中，正装集成单元二极管芯片进一步包括第一导电类型电极，第一导电类型电极与第一导电类型焊盘由第一导电类型电极线连接，第一导电类型电极进一步延伸到二极管单元上。其中，第一导电类型焊盘和第二导电类型焊盘沿x轴方向靠近正装集成单元二极管芯片的彼此相对的两侧边缘设置，且沿y轴方向相对正装集成单元二极管芯片居中设置。其中，二极管单元至少有一个侧壁面从台面底部到顶部方向上设有沟槽。其中，二极管单元的侧壁上的沟槽宽度为0.5纳米-10微米，深度为0.5纳米-10微米。其中，二极管单元的侧壁与水平面具有一定夹角α，夹角α大于0度且小于等于90度。其中，二极管单元上设置有孔结构。本专利技术通过不均匀的台面结构设计，获得超均匀的电流分布，热分布，波长分布，以及窄半高的高质量LED光源，解决了现有技术存在的二极管结构在流明效率、流明密度输出、流明成本三个重要的参数上极大局限性的技术问题，提高了单位面积芯片的流明输出，降低了流明成本。附图说明图1是现有技术的二极管单元结构图；图2是现有技术的二极管单元结构图；图3是本专利技术实施例1提供的均匀发光的正装集成单元二极管芯片俯视图；图4是本专利技术的实施例2提供的均匀发光的正装集成单元二极管芯片俯视图；图5是本专利技术实施例2提供的均匀发光的正装集成单元二极管芯片俯视图；图6是本专利技术实施例1提供的一种二极管单元示意图；图7是本专利技术提供的一种二极管单元侧壁沟槽结构示意图；图8是本专利技术的实施例3提供的均匀发光的正装集成单元二极管芯片俯视图；第一导电类型电极1，第二导电类型电极2，透明电极3，绝缘介质层4，第二导电类型层5，量子阱有源区6，第一导电类型层7，本征氮化镓层8，衬底9，反射镜10，第一导电类型焊盘11，第二导电类型焊盘12，第一导电类型电极线13、第二导电类型电极线14，台面结构15，二极管单元16，沟槽结构17，孔结构18。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护范围。鉴于现有的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上极大的局限性，本专利技术实施例提供一种流明效率高、流明密度输出大的正装装集成单元二极管，以下结合附图对本专利技术进行详细说明。一种均匀发光的正装集成单元二极管芯片，包括：第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极和第二导电类型电极之间的二极管台面结构，所述二极管台面结构包括n个二极管单元，其中n个二极管单元沿x轴方向长度不同或沿y轴方向宽度不同，所述台面结构面积根据电流扩散长度确定，其中，n≥2；所述n个二极管单元相对于台面结构的平面位置函数为：所述f(x)，g(y)为线形函数，或非线性函数。二极管台面结构包括第一导电类型焊盘、第二导电类型焊盘，第一导电类型电极与第一导电类型焊盘由第一导电类型电极线连接，第二导电类型电极与第二导电类型焊盘由第二导电类型电极线连接。第一导电类型电极线和第二导电类型电极线连接为线条型电极线；线条型电极线为本文档来自技高网...

【技术保护点】
1.一种正装集成单元二极管芯片，其特征在于，所述正装集成单元二极管芯片包括第一导电类型焊盘、第二导电类型焊盘以及二极管台面结构，所述第一导电类型焊盘和第二导电类型焊盘沿x轴方向间隔设置，所述二极管台面结构包括多个二极管单元，所述二极管单元沿y轴方向的宽度在所述y轴方向上从所述正装集成单元二极管芯片的中间往两边逐渐变小。/n

【技术特征摘要】
1.一种正装集成单元二极管芯片，其特征在于，所述正装集成单元二极管芯片包括第一导电类型焊盘、第二导电类型焊盘以及二极管台面结构，所述第一导电类型焊盘和第二导电类型焊盘沿x轴方向间隔设置，所述二极管台面结构包括多个二极管单元，所述二极管单元沿y轴方向的宽度在所述y轴方向上从所述正装集成单元二极管芯片的中间往两边逐渐变小。


2.根据权利要求1所述的正装集成单元二极管芯片，其特征在于，所述多个二极管单元沿所述x轴方向的长度沿所述x轴方向从所述第一导电类型焊盘到所述第二导电类型焊盘逐渐变小。


3.根据权利要求2所述的正装集成单元二极管芯片，其特征在于，所述x轴方向为所述正装集成单元二极管芯片的长度方向，所述y轴方向为所述正装集成单元二极管芯片的宽度方向。


4.根据权利要求2所述的正装集成单元二极管芯片，其特征在于，所述正装集成单元二极管芯片进一步包括第一导电类型电极线和第二导电类型电极线，所述第一导电类型电极线和第二导电类型电极线沿所述x轴方向延伸，且沿所述y轴方向间隔设置。


5.根据权利要求4所述的正装集成单元二极管芯片，其特征在于，所...

【专利技术属性】
技术研发人员：蒋振宇，闫春辉，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44