一种半导体结构及其形成方法技术

本发明专利技术提供了一种半导体结构及其形成方法，该半导体结构包括：半导体衬底；位于半导体衬底之上的沟道层；位于沟道层之上的界面层；位于界面层之上的第一高介电常数材料层；位于第一高介电常数材料层之上的第二高介电常数材料层。其中，界面层是通过对包括沟道层和第一高介电常数材料层的第一半导体结构进行原位化学氧化处理形成的，界面层通过钝化沟道层可以降低沟道层与第一高介电常数材料层界面处的界面态密度；同时界面层很稳定，不会扩散进入第一高介电常数材料层，还可以抑制沟道层中的Ge原子扩散进入第一高介电常数材料层，最终获得高质量的包括沟道层、界面层、第一高介电常数材料层和第二高介电常数材料层的第二半导体结构。

A semiconductor structure and its forming method

【技术实现步骤摘要】
一种半导体结构及其形成方法
本专利技术涉及集成电路制造
，具体涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路技术的飞速发展，平面体硅CMOS器件面临严峻挑战，为了提升器件性能，采用三维结构器件，如FinFET、围栅纳米线等取代了传统的平面器件。当制造工艺进入5纳米及以下技术节点，为了进一步提升器件性能，高迁移率材料，如Si1-xGex(0<x<1)、Ge和III-V取代Si材料作为三维器件的沟道材料。对于Si1-xGex(0<x<1)基晶体管，其难点在于如何获得高质量的包括高介电常数栅介质层、界面层和Si1-xGex沟道层结构。传统氧化方法得到的界面层是SiOy和GeOy(0<y≤2)的混合物，GeOy不稳定，容易扩散进入高介电常数栅介质，导致高介电常数栅介质性能退化，以及界面态密度增大。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供一种半导体结构，包括：半导体衬底；位于半导体衬底之上的沟道层；位于沟道层之上的界面层；位于界面层之上的第一高介电常数材料层；位于第一高本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体衬底；/n位于所述半导体衬底之上的沟道层；/n位于所述沟道层之上的界面层；/n位于所述界面层之上的第一高介电常数材料层；/n位于所述第一高介电常数材料层之上的第二高介电常数材料层。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底之上的沟道层；
位于所述沟道层之上的界面层；
位于所述界面层之上的第一高介电常数材料层；
位于所述第一高介电常数材料层之上的第二高介电常数材料层。


2.根据权利要求1所述的半导体结构，其特征在于：所述第一高介电常数材料层和第二高介电常数材料层为相同或者不同种材料。


3.根据权利要求1所述的半导体结构，其特征在于：所述沟道层为Si1-xGex，其中，0<x<1。


4.根据权利要求1所述的半导体结构，其特征在于：所述界面层为SiOy，其中，0<y≤2，所述界面层厚度小于等于10埃。


5.根据权利要求1所述的半导体结构，其特征在于：所述第一高介电常数材料层的厚度为5埃至20埃。


6.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成沟道层；
在所述沟道层之上沉积第一高介电常数材料层，形成包括所述沟道层和第一高介电常数材料层的第一半导体结构；
对所述第一半导体结构进行原位化学氧化处理，以在所述第一高介电常数材料层和沟道层之间形成界面层；
在所述第一高介电常数材料层之上沉积第二高介电...

【专利技术属性】
技术研发人员：马雪丽，李永亮，王晓磊，项金娟，杨红，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11