【技术实现步骤摘要】
用于改进动态随机存取存储器(DRAM)中组件可靠性的系统和方法
本公开涉及一种动态随机存取存储器(DRAM)，且更具体地说涉及用于改进某些DRAM组件的可靠性的系统和方法。
技术介绍
某些读取/写入存储器装置，例如动态随机存取存储器(DRAM)，包含具有存储信息的存储器单元的阵列。举例来说，某些DRAM装置，例如同步动态RAM(SDRAM)装置，可具有多个存储器组，所述多个存储器组具有包含在存储器阵列中的许多可寻址存储器元件或单元。某些电子组件可用于定义单元电路、阵列电路等等。在使用中，SDRAM装置可以高速度，例如每秒1千兆比特(Gbp)或更大的速度，接收数据输入信号，并基于数据输入信号将数据存储在存储器单元中。存储器单元可接着被外部系统访问，且可用于例如通过提供一或多个存储器单元的地址来检索存储在其中的数据。改进包含在DRAM系统中的某些组件的可靠性将是有益的。本公开的实施例可涉及上述问题中的一或多个。
技术实现思路
本公开的一个方面提供一种存储器装置，其包括：至少一个字线驱动器，所述...
【技术保护点】
1.一种存储器装置，其包括：/n至少一个字线驱动器，其包括第一开关装置和第二开关装置，其中所述字线驱动器经配置以激活电耦合到包含在存储器组中的一或多个存储器单元的字线；以及/n存储器组控制器，其可操作地耦合到所述至少一个字线驱动器，其中所述存储器组控制器经配置以：/n向所述至少一个字线驱动器提供字线电源PH信号、字线接通控制GR信号和字线断开控制PHF信号；以及/n调整所述PH信号、所述GR信号和所述PHF信号的定时，以减少或消除所述第一开关装置、所述第二开关装置或其组合的不导电应力NCS条件、时间相关的温度不稳定性TDDB条件，或其组合。/n
【技术特征摘要】
20181003 US 16/150,9961.一种存储器装置，其包括：
至少一个字线驱动器，其包括第一开关装置和第二开关装置，其中所述字线驱动器经配置以激活电耦合到包含在存储器组中的一或多个存储器单元的字线；以及
存储器组控制器，其可操作地耦合到所述至少一个字线驱动器，其中所述存储器组控制器经配置以：
向所述至少一个字线驱动器提供字线电源PH信号、字线接通控制GR信号和字线断开控制PHF信号；以及
调整所述PH信号、所述GR信号和所述PHF信号的定时，以减少或消除所述第一开关装置、所述第二开关装置或其组合的不导电应力NCS条件、时间相关的温度不稳定性TDDB条件，或其组合。
2.根据权利要求1所述的装置，其中所述存储器组控制器经配置以仅在行活动时间tRAS期间调整所述定时。
3.根据权利要求1所述的装置，其中所述存储器组控制器经配置以通过在时间T1处将所述PH信号转变成全字线电源电压，并且接着在时间T1+X处将所述PH信号从所述全字线电源电压降低到更低电压来调整所述定时，其中X包括时钟周期值、纳秒值，或其组合。
4.根据权利要求3所述的装置，其中X包括0.025到5个时钟周期、0.01到10纳秒，或其组合。
5.根据权利要求3所述的装置，其中所述存储器组控制器经配置以通过在时间T1处将所述PH信号转变成所述全字线电源电压，在时间T1+X处将所述PH信号从所述全字线电源电压降低到所述更低电压，并且接着在时间T3-Y处将所述PH信号转变成所述全字线电源电压来调整所述定时，其中Y包括第二时钟周期值、第二纳秒值，或其组合。
6.根据权利要求1所述的装置，其中所述存储器组控制器经配置以通过在时间T2处将所述GR信号转变成全字线接通电压，并且接着在时间T2+W处将所述GR信号从所述全字线接通电压降低到更低电压来调整所述定时，其中W包括时钟周期值、纳秒值，或其组合。
7.根据权利要求6所述的装置，其中所述存储器组控制器经配置以通过在所述时间T2处将所述GR信号转变成所述全字线接通电压，接着在时间T2+W处将所述GR信号从所述全字线接通电压降低到所述更低电压，并且接着在时间T4-Z处将所述GR信号转变成所述全字线接通电压来调整所述定时，其中Z包括时钟周期值、纳秒值，或其组合。
8.根据权利要求1所述的装置，其中所述第一开关装置与所述第二开关装置串联地电耦合。
9.根据权利要求8所述的装置，其中所述第一开关装置、所述第二开关装置或其组合包括N型金属氧化物半导体NMOS装置、互补金属氧化物半导体CMOS装置、金属氧化物半导体场效应晶体管MOSFET装置，或其组合。
10.根据权利要求8所述的装置，其中所述PH信号被递送到所述第一开关装置的第一栅极，所述GR信号被递送到所述第一开关装置的漏极，且所述PHF信号被递送到所述第二开关装置的第二栅极。
11.一种用于操作存储器装置的方法，其包括：
向包含在所述存储器装置的存储器组中的至少一个字线驱动器...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。