一种STT-MRAM的双端自检写电路及数据写入方法技术

本发明专利技术公开了一种STT‑MRAM的双端自检写电路及数据写入方法，属于存储器STT‑MRAM电路设计领域，包括：写操作执行电路，其两个输入端分别用于接收写操作类型控制信号IN和连接至自检控制电路的输出端，其两个输出端分别与存储单元的BL端和SL端相连，用于根据控制信号开启或关闭写操作通路，并根据给存储单元提供写电流以写入数据；自检控制电路，其六个输入端分别用于接收写操作类型控制信号IN、信号

A STT-MRAM double terminal self checking circuit and data writing method

【技术实现步骤摘要】
一种STT-MRAM的双端自检写电路及数据写入方法
本专利技术属于存储器STT-MRAM电路设计领域，更具体地，涉及一种STT-MRAM的双端自检写电路及数据写入方法。
技术介绍
当前主流的计算机存储体系结构如图1所示，从底层到顶层，存储器的容量依次递减，读写速度和制造成本则是依次递增。根据数据的重要性、访问频率、保留时间、容量、性能等指标，不同的数据被存储在不同性能的存储器上。不经常访问的数据被转移到存储层次中较低的层次，释放出较高成本的存储空间给更频繁访问的数据。分级存储方式一定程度上可以加快整个存储系统的性能。但是随着半导体工艺特征尺寸的不断缩小，基于传统工艺的存储器遭遇了性能的瓶颈。解决这些问题的有效途径之一就是将非易失性(Nonvolatile)存储器与存储计算结合起来，构建非易失性的通用存储器代替现有的缓存和主存。非易失性存储器掉电后数据不丢失，使系统可工作于断电模式而不丢失数据，从而消除漏电流和静态功耗，而且非易失性存储器可通过后道工艺直接集成于CMOS电路之上,减小了互连延时。STT-MRAM(SpinTransferTorque-MagneticRandomAccessMemory，自旋转移力矩磁阻性随机存取存储器)具有非易失性、高性能(读写速度和DRAM相当，接近SRAM的读写速度)、高密度(与DRAM和Flash的密度相当)、高擦写次数(擦写次数>3*1016)及与CMOS工艺兼容等优良特性。STT-MRAM与当前主流存储器的关键性能对比如表1所示，表中数据表明，STT-MRAM在非易失性和单位尺寸两个方面优于SRAM，在读写速度性能方面优于NandFlash。随着物联网、人工智能等新兴领域的不断发展，作为新型非易失性存储器，STT-MRAM将逐渐有大量的市场应用。表1STT-MRAM与当前主流存储器的关键性能对比非易失性读/写速度单位尺寸耐写度SRAM否<1ns140F2>3x1016DRAM否<10ns6F2>3x1016NandFlash是100ns/1ms5F2>105STT-MRAM是10ns8F2>3x1016虽然STT-MRAM被公认为最有应用前景的下一代存储器之一，但是写功耗过大的问题阻碍了STT-MRAM在系统芯片中的集成应用。如图2所示，STT-MRAM存储单元由一个存储器件磁隧道结和一个N型MOS管组成，包含三个特征端，即BL端、SL端和WL端，其中，磁隧道结由磁性材料构成，是存储数据的关键器件，它包含了自由层和固定层以及由氧化物构成的隔离层。存储的数据类型由自由层和固定层的磁化方向决定，当两层的磁化方向平行时，磁隧道结表现为低阻态，存储的数据为逻辑“1”；当两层的磁化方向反平行时，磁隧道结表现为高阻态，存储的数据为逻辑“0”。存储单元进行写操作过程中，固定层的磁化方向保持不变，而自由层的磁化方向与写电流的大小和流向有关，当写电流超过临界写电流时，写电流从固定层流向自由层为写“0”操作，从自由层流向固定层为写“1”操作。写操作的翻转过程具有随机性，制造过程中工艺也存在偏差，不同的存储单元所需的写电流脉冲时间存在不相等的现象。此外，写入数据“0”和数据“1”具有不对称性，写“0”的临界翻转电流比写“1”的大。当所有存储单元采用统一的写电流脉冲时间时，为了提高写操作的正确率，保证所有存储单元都能正确翻转，写脉冲时间需要按照最坏条件来设定，这个时间往往比平均写脉冲时间大很多。过长的写脉冲时间不仅会增加磁隧道结的中间隔离层被击穿的风险，也会进一步增加写功耗。
技术实现思路
针对现有技术的缺陷和改进需求，本专利技术提供了一种STT-MRAM的双端自检写电路及数据写入方法，其目的在于，缩短STT-MRAM存储单元的写脉冲时间，以降低写功耗和中间隔离层被击穿的风险。为实现上述目的，按照本专利技术的第一方面，提供了一种STT-MRAM的双端自检写电路，包括：写操作执行电路和自检控制电路；写操作执行电路的输入端用于接收写操作类型控制信号IN，写操作执行电路的控制端连接至自检控制电路的输出端，写操作执行电路的第一输出端与STT-MRAM存储单元的BL端相连，写操作执行电路的第二输出端与STT-MRAM存储单元的SL端相连；写操作执行电路用于根据自检控制电路输出的控制信号开启或关闭向STT-MRAM存储单元写入数据的写操作通路，并在写操作通路开启后根据写操作类型控制信号IN给STT-MRAM存储单元提供写电流，以实现数据“1”或数据“0”的写入；自检控制电路的第一输入端用于接收写操作类型控制信号IN，自检控制电路的第二输入端用于接收信号自检控制电路的第三输入端用于接收写使能信号WR_en，自检控制电路的第四输入端用于接收启动信号PRE_en，自检控制电路的第五输入端连接至STT-MRAM存储单元的BL端，自检控制电路的第六输入端连接至STT-MRAM存储单元的SL端；自检控制电路用于在写操作启动阶段产生相应的控制信号，使得写操作执行电路开启写操作通路，在写操作执行阶段根据写操作类型控制信号IN的值检测STT-MRAM存储单元的BL端或SL端的电压，以实时检测STT-MRAM存储单元的状态，并在STT-MRAM存储单元的状态与预期状态相同时产生相应的控制信号，使得写操作执行电路关闭写操作通路；其中，写操作类型控制信号IN用于指示待写入的类型，写使能信号WR_en用于指示写操作是否进行，启动信号PRE_en用于启动写操作，信号为写操作类型控制信号IN取反后的信号。本专利技术所提供的STT-MRAM的双端自检写电路，在写入重复数据时，自检控制电路通过电压检测，会识别出STT-MRAM存储单元的状态与预期状态相同，，随即会产生控制信号，关闭写操作通路，从而写操作立即终止，功耗为0；在写入有效数据时，自检控制电路会在数据成功写入后检测到存储单元状态的变化，随即会产生控制信号，关闭写操作通路，从而在写操作周期的剩余时间内，功耗为0；因此，本专利技术能够有效缩短STT-MRAM的写脉冲时间，从而降低写功耗和中间隔离层被击穿的风险。进一步地，自检控制电路包括：启动模块、选择模块、电压检测模块以及控制信号产生模块；启动模块的第一输入端用于接收启动信号PRE_en，启动模块的第二输入端用于接收写使能信号WR_en；启动模块用于在写操作启动阶段传递写使能信号WR_en，并且启动模块在写操作执行阶段不工作；选择模块的第一输入端用于接收写操作类型控制信号IN，选择模块的第二输入端用于接收启动信号PRE_en，选择模块的第三输入端用于接收信号选择模块用于根据输入信号产生相应的选择信号，以使得电压检测模块在写操作启动阶段不工作，并在写操作本文档来自技高网...

【技术保护点】
1.一种STT-MRAM的双端自检写电路，其特征在于，包括：写操作执行电路和自检控制电路；/n所述写操作执行电路的输入端用于接收写操作类型控制信号IN，所述写操作执行电路的控制端连接至所述自检控制电路的输出端，所述写操作执行电路的第一输出端与所述STT-MRAM存储单元的BL端相连，所述写操作执行电路的第二输出端与所述STT-MRAM存储单元的SL端相连；所述写操作执行电路用于根据所述自检控制电路输出的控制信号开启或关闭向所述STT-MRAM存储单元写入数据的写操作通路，并在所述写操作通路开启后根据所述写操作类型控制信号IN的值给所述STT-MRAM存储单元提供写电流，以实现数据“1”或数据“0”的写入；/n所述自检控制电路的第一输入端用于接收所述写操作类型控制信号IN，所述自检控制电路的第二输入端用于接收信号

【技术特征摘要】
1.一种STT-MRAM的双端自检写电路，其特征在于，包括：写操作执行电路和自检控制电路；
所述写操作执行电路的输入端用于接收写操作类型控制信号IN，所述写操作执行电路的控制端连接至所述自检控制电路的输出端，所述写操作执行电路的第一输出端与所述STT-MRAM存储单元的BL端相连，所述写操作执行电路的第二输出端与所述STT-MRAM存储单元的SL端相连；所述写操作执行电路用于根据所述自检控制电路输出的控制信号开启或关闭向所述STT-MRAM存储单元写入数据的写操作通路，并在所述写操作通路开启后根据所述写操作类型控制信号IN的值给所述STT-MRAM存储单元提供写电流，以实现数据“1”或数据“0”的写入；
所述自检控制电路的第一输入端用于接收所述写操作类型控制信号IN，所述自检控制电路的第二输入端用于接收信号所述自检控制电路的第三输入端用于接收写使能信号WR_en，所述自检控制电路的第四输入端用于接收启动信号PRE_en，所述自检控制电路的第五输入端连接至所述STT-MRAM存储单元的BL端，所述自检控制电路的第六输入端连接至STT-MRAM存储单元的SL端；所述自检控制电路用于在写操作启动阶段产生相应的控制信号，使得所述写操作执行电路开启写操作通路，在写操作执行阶段根据写操作类型控制信号IN的值检测所述STT-MRAM存储单元的BL端或SL端的电压，以实时检测所述STT-MRAM存储单元的状态，并在所述STT-MRAM存储单元的状态与预期状态相同时产生相应的控制信号，使得所述写操作执行电路关闭写操作通路；
其中，所述写操作类型控制信号IN用于指示待写入的类型，所述写使能信号WR_en用于指示写操作是否进行，所述启动信号PRE_en用于启动写操作，所述信号为所述写操作类型控制信号IN取反后的信号。


2.如权利要求1所述的STT-MRAM的双端自检写电路，其特征在于，所述自检控制电路包括：启动模块、选择模块、电压检测模块以及控制信号产生模块；
所述启动模块的第一输入端用于接收所述启动信号PRE_en，所述启动模块的第二输入端用于接收所述写使能信号WR_en；所述启动模块用于在写操作启动阶段传递所述写使能信号WR_en，并且所述启动模块在写操作执行阶段不工作；
所述选择模块的第一输入端用于接收所述写操作类型控制信号IN，所述选择模块的第二输入端用于接收所述启动信号PRE_en，所述选择模块的第三输入端用于接收所述信号所述选择模块用于根据输入信号产生相应的选择信号，以使得所述电压检测模块在写操作启动阶段不工作，并在写操作执行阶段检测所述STT-MRAM存储单元的BL端或SL端的电压；
所述电压检测模块的第一输入端用于接收所述写使能信号WR_en，所述电压检测模块的第二端输入段连接至所述STT-MRAM存储单元的BL端，所述电压检测模块的第三输入端连接至所述STT-MRAM存储单元的SL端，所述电压检测模块的第四输入端连接至所述选择模块的输出端；所述电压检测模块用于在写操作执行阶段检测所述STT-MRAM存储单元的BL端或SL端的电压，并产生用于反映电路状态的信号SW；
所述启动模块的输出端与所述电压检测模块的输出端相连，形成连接端cnt；
所述控制信号产生模块的第一输入端用于接收所述写操作类型控制信号IN，所述控制信号产生模块的第二输入端用于接收所述信号所述控制信号产生模块的第三输入端用于接收所述写使能信号WR_en，所述控制信号产生模块的第四输入端连接至所述连接端cnt，所述控制信号产生模块的输出端作为所述自检控制电路的输出端；所述控制信号产生模块用于根据输入信号产生相应的控制信号，使得所述写操作执行电路开启或关闭写操作通路。


3.如权利要求2所述的STT-MRAM的双端自检写电路，其特征在于，所述电压检测模块包括：BL端电压检测单元和SL端电压检测单元；
所述BL端电压检测单元的第一输入端和所述SL端电压检测单元的第一输入端共同作为所述端电压检测模块的第四输入端，与所述选择模块的输出端相连；根据所述选择模块的输出的选择信号，在写操作启动阶段，所述BL端电压检测单元和所述SL端电压检测单元均不工作，在写操作执行阶段，所述BL端电压检测单元和所述SL端电压检测单元只有一个工作；
所述BL端电压检测单元的第二输入端连接至所述STT-MRAM存储单元的BL端，所述BL端电压检测单元的第三输入端用于接收所述写使能信号WR_en；所述BL端电压检测单元用于检测所述STT-MRAM存储单元的BL端的电压，并产生用于反映电路状态的信号；
所述SL端电压检测单元的第二输入端连接至所述STT-MRAM存储单元的SL端，所述SL端电压检测单元的第三输入端用于接收所述写使能信号WR_en；所述SL端电压检测单元用于检测所述STT-MRAM存储单元的SL端的电压，并产生用于反映电路状态的信号；
所述BL端电压检测单元的输出端和所述SL端电压检测单元的输出端相连后，形成的连接端作为所述端电压检测模块的输出端。


4.如权利要求3所述的STT-MRAM的双端自检写电路，其特征在于，所述BL端电压检测单元包括：反相器INV1、反相器INV3、与门A1以及N型MOS管NM3；
所述反相器INV1的输入端连接至...

【专利技术属性】
技术研发人员：刘冬生，陆家昊，李豪，严进，刘波，金子睿，喻红梅，鄢奉赜，
申请(专利权)人：华中科技大学，浙江驰拓科技有限公司，
类型：发明
国别省市：湖北;42