半导体器件制造技术

一种半导体器件包括移位写入信号发生电路、移位地址发生电路和存储体地址锁存电路。移位写入信号发生电路被配置为基于模式信号来将写入信号移位，以产生移位写入信号。移位地址发生电路被配置为基于模式信号来将内部地址移位，以产生移位内部地址。存储体地址锁存电路被配置为基于写入信号来锁存和储存内部地址，被配置为基于移位写入信号来锁存和储存移位内部地址，并且被配置为从所储存的内部地址和移位内部地址的所储存的地址产生写入存储体地址。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2018年10月1日提交的申请号为10-2018-0117097的韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例总体而言涉及一种与列操作有关的半导体器件。
技术介绍
通常，诸如动态随机存取存储器(DRAM)的每个半导体器件可以包括多个存储体组，所述多个存储体组包括通过地址选中的单元阵列。每个存储体组可以实现为包括多个存储体。半导体器件可以选择多个存储体组中的任意一个，并且可以执行列操作以经由输入/输出(I/O)线来输出储存在选中的存储体组中包括的单元阵列中的数据。
技术实现思路
根据一个实施例，半导体器件可以包括移位写入信号发生电路、移位地址发生电路和存储体地址锁存电路。移位写入信号发生电路可以被配置为基于模式信号来将写入信号移位，以产生移位写入信号。移位地址发生电路可以被配置为基于模式来将内部地址移位，以产生移位内部地址。存储体地址锁存电路可以被配置为基于写入信号来锁存和储存内部地址，被配置为基于移位写入信号来锁存和储存移位内部地址，并且被配置为从所储存本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n移位写入信号发生电路，其被配置为基于模式信号来将写入信号移位以产生移位写入信号；/n移位地址发生电路，其被配置为基于所述模式信号来将内部地址移位以产生移位内部地址；以及/n存储体地址锁存电路，其被配置为基于所述写入信号来锁存和储存所述内部地址，被配置为基于所述移位写入信号来锁存和储存所述移位内部地址，并且被配置为从所储存的内部地址和所述移位内部地址的所储存的地址产生写入存储体地址。/n

【技术特征摘要】
20181001 KR 10-2018-01170971.一种半导体器件，包括：
移位写入信号发生电路，其被配置为基于模式信号来将写入信号移位以产生移位写入信号；
移位地址发生电路，其被配置为基于所述模式信号来将内部地址移位以产生移位内部地址；以及
存储体地址锁存电路，其被配置为基于所述写入信号来锁存和储存所述内部地址，被配置为基于所述移位写入信号来锁存和储存所述移位内部地址，并且被配置为从所储存的内部地址和所述移位内部地址的所储存的地址产生写入存储体地址。


2.如权利要求1所述的半导体器件，
其中，所述模式信号包括第一模式信号至第N模式信号，其中，“N”表示等于或大于2的自然数；以及
其中，根据数据时钟信号的频率与时钟信号的频率之比、执行列操作的存储体模式以及针对所述列操作而设置的突发长度来选择性地产生所述第一模式信号至第N模式信号中的一个模式信号。


3.如权利要求1所述的半导体器件，
其中，所述模式信号包括第一模式信号至第N模式信号，其中，“N”表示等于或大于2的自然数；以及
其中，通过将所述写入信号移位与所述第一模式信号至第N模式信号之中的选择性地产生的一个模式信号相对应的时段来产生所述移位写入信号，所述时段为时钟信号的周期的多倍。


4.如权利要求1所述的半导体器件，
其中，所述模式信号包括第一模式信号至第N模式信号，其中，“N”表示等于或大于2的自然数；以及
其中，通过将所述内部地址移位与所述第一模式信号至第N模式信号之中的选择性地产生的一个模式信号相对应的时段来产生所述移位内部地址，所述时段为时钟信号的周期的多倍。


5.如权利要求1所述的半导体器件，其中，所述存储体地址锁存电路被配置为基于写入输入控制信号来储存锁存的内部地址，被配置为基于所述写入输入控制信号来储存所述移位内部地址的锁存的地址，被配置为基于写入输出控制信号来从所储存的内部地址产生所述写入存储体地址，并且被配置为基于所述写入输出控制信号来从所述移位内部地址的所储存的地址产生所述写入存储体地址。


6.如权利要求5所述的半导体器件，
其中，当所述写入信号或所述移位写入信号被产生时，所述写入输入控制信号被产生；以及
其中，当写入标志或内部写入标志被产生时，所述写入输出控制信号被产生。


7.如权利要求6所述的半导体器件，
其中，所述写入标志通过将所述写入信号延迟与写入等待时间相对应的时段来产生；以及
其中，所述内部写入标志通过基于所述模式信号将所述写入标志移位来产生。


8.如权利要求1所述的半导体器件，还包括：移位读取信号发生电路，其被配置为基于所述模式信号来将读取信号移位，以产生移位读取信号。


9.如权利要求8所述的半导体器件，其中，所述存储体地址锁存电路被配置为基于所述读取信号来锁存和储存所述内部地址，被配置为基于所述移位读取信号来锁存和储存所述移位内部地址，并且被配置为从所储存的内部地址和所述移位内部地址的所储存的地址产生读取存储体地址。


10.如权利要求9所述的半导体器件，其中，所述存储体地址锁存电路被配置为基于读取控制信号来从锁存的内部地址产生所述读取存储体地址，并且被配置为基于所...

【专利技术属性】
技术研发人员：金雄来，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR