低功耗新型静态随机存取存储器的存储单元及应用制造技术

本发明专利技术提供了一种低功耗新型静态随机存取存储器的存储单元，其特征在于，包括五条字线及四条位线，五条字线分别为字线一、字线二、字线三、字线四及字线5，四条位线分别为位线一、位线二、位线三及位线四。本发明专利技术的结构与最先进的技术相比，能耗缩小为原来的24.5％，并具体具有如下优点：利用了cmos沟道电流和栅极电压成正相关的特点，以及用一组模拟电压值作为栅极电压驱动SRAM的结果是，在相同的开启时间中，位线上的电压模拟值代表了乘法的结果。

Storage unit and application of low power new SRAM

【技术实现步骤摘要】
低功耗新型静态随机存取存储器的存储单元及应用
本专利技术涉及一种基于输入数据的二位乘二位的低功耗新型静态随机存取存储器的存储单元，本专利技术还涉及一种上述新型SRAM储存单元的应用结构。
技术介绍
基于输入数据的存内计算单元是实现存内计算多位乘法的新型静态随机存取存储器的存储单元。在传统的计算机体系结构中，数据的运算需要多个时钟周期，而且需要大量额外功耗。存内计算的方法使得存储单元同时具备了运算的功能，在读取过程中直接读出计算结果。在存内运算的模式下，有输出精度和能耗的权衡。存内计算的读取速度与传统所对应的内存的读取速度应该接近。基于输入数据的存内计算单元在静态随机存储存取器中的实现基于传统的8T位单元结构，运用模拟数字转换器。在一次读取过程中直接读出一个二位乘二位的乘法结果，实现了多位乘法的基本单元，为多位乘法的存内计算模式提供了可能。在实现乘法的静态随机存取存储器中，需要的电路模块有：行译码器、列译码器、预充电模块、位单元阵列、传感放大器、写驱动。实现一次二位乘二位所需要的信号有：时钟信号、地址信号、从外部输入的二位乘数信息本文档来自技高网...

【技术保护点】
1.一种低功耗新型静态随机存取存储器的存储单元，其特征在于，包括五条字线及四条位线，五条字线分别为字线一(WWL1)、字线二(WWL1B)、字线三(WWL2)、字线四(WWL2B)及字线五(RWL)，四条位线分别为位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)，其中：/n位线一(BL1L)与PMOS管Q1的源极相连，字线二(WWL1B)与PMOS管Q1的栅极相连，PMOS管Q1的漏极分别连接NMOS管Q2的漏极、NMOS管Q3的栅极、PMOS管Q4的漏极及PMOS管Q5的栅极，NMOS管Q2的源极及NMOS管Q3的源极接VCC，PMOS管Q4的源极及PMOS管Q...

【技术特征摘要】
1.一种低功耗新型静态随机存取存储器的存储单元，其特征在于，包括五条字线及四条位线，五条字线分别为字线一(WWL1)、字线二(WWL1B)、字线三(WWL2)、字线四(WWL2B)及字线五(RWL)，四条位线分别为位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)，其中：
位线一(BL1L)与PMOS管Q1的源极相连，字线二(WWL1B)与PMOS管Q1的栅极相连，PMOS管Q1的漏极分别连接NMOS管Q2的漏极、NMOS管Q3的栅极、PMOS管Q4的漏极及PMOS管Q5的栅极，NMOS管Q2的源极及NMOS管Q3的源极接VCC，PMOS管Q4的源极及PMOS管Q5的源极接地；
PMOS管Q6的漏极分别连接NMOS管Q2的栅极、NMOS管Q3的漏极、PMOS管Q4的栅极、PMOS管Q5的漏极及PMOS管Q7的栅极，PMOS管Q6的栅极与字线一(WWL1)相连，PMOS管Q6的源极与位线二(BL1R)相连；
PMOS管Q7的源极接地，PMOS管Q7的漏极与PMOS管Q8的漏极相连，PMOS管Q8的栅极连接字线5(RWL)，PMOS管Q8的源极连接读取位线(RBL)；
位线四(BL2R)与PMOS管Q9的源极相连，字线四(WWL2B)与PMOS管Q9的栅极相连，PMOS管Q9的漏极分别连接NMOS管Q10的漏极、NMOS管Q11的栅极、PMOS管Q12的...

【专利技术属性】
技术研发人员：王昱棋，哈亚军，
申请(专利权)人：上海科技大学，
类型：发明
国别省市：上海;31