包括绕过物理层的硅通孔（TSV）的可配置随机存取存储器（RAM）阵列制造技术

一种系统，包括：主逻辑电路，该主逻辑电路包括存储器控制器，存储器控制器包括信号控制电路和电耦合到信号控制电路的硅通孔(TSV)连接点；以及存储器设备，存储器设备包括存储器单元，所述存储器单元包括电耦合到所述主逻辑电路的TSV连接点的TSV，其中所述信号控制电路使用所述TSV传输信号以操作所述存储器设备。

Configurable random access memory (RAM) array including silicon through-hole (TSV) bypassing the physical layer

【技术实现步骤摘要】
包括绕过物理层的硅通孔(TSV)的可配置随机存取存储器(RAM)阵列
本公开涉及一种随机存取存储器(RAM)设备，并且特别地，涉及一种可配置RAM设备，其包括使用硅通孔(TSV)结合到主逻辑电路以传输信号的存储器单元阵列，从而绕过存储器物理层。
技术介绍
计算系统可以包括处理设备和存储器设备。计算系统可以是台式计算机、便携式计算机、平板计算机、智能电话等。处理设备可以是中央处理单元(CPU)、图形处理单元(GPU)或任何合适类型的处理电路。存储器设备是能够临时或永久地存储数据值的物理设备。存储器设备可以是随机存取存储器(RAM)设备，包括静态RAM(SRAM)设备和动态RAM(DRAM)设备。RAM设备可以包括用于保持二进制数据值(“0”或“1”)的单元阵列。SRAM设备使用小的静态电流来维持存储在单元中的数据值。DRAM设备采用开关和带电部件(例如，成对的晶体管和电容器)来构建保持数据值的单元。由于带电部件可能会慢慢失去其电能，因此DRAM设备需要定期刷新(例如，每4毫秒刷新一次)。DRAM设备比SRAM设备更便宜，因此被广泛本文档来自技高网...

【技术保护点】
1.一种系统，包括：/n主逻辑电路，包括：/n存储器控制器，其包括信号控制电路；以及/n硅通孔(TSV)连接点，其电耦合到所述信号控制电路；以及/n存储器设备，其包括存储器单元，所述存储器单元包括电耦合到所述主逻辑电路的TSV连接点的TSV，其中所述信号控制电路使用所述TSV传输信号以操作所述存储器设备。/n

【技术特征摘要】
20180702 US 16/0252261.一种系统，包括：
主逻辑电路，包括：
存储器控制器，其包括信号控制电路；以及
硅通孔(TSV)连接点，其电耦合到所述信号控制电路；以及
存储器设备，其包括存储器单元，所述存储器单元包括电耦合到所述主逻辑电路的TSV连接点的TSV，其中所述信号控制电路使用所述TSV传输信号以操作所述存储器设备。


2.根据权利要求1所述的系统，其中，所述信号控制电路使用多个TSV绕过存储器物理层将多个信号传输到所述存储器单元。


3.根据权利要求2所述的系统，其中，所述多个信号包括地址信号、数据信号、操作标志信号或功率参考信号中的至少一种。


4.根据权利要求1所述的系统，还包括：
存储器结构层，其包括多个存储器单元，其中所述主逻辑电路还包括相应地匹配所述多个存储器单元的多个存储器单元接受器。


5.根据权利要求4所述的系统，其中所述多个存储器单元中的每一个包括多个TSV，所述多个TSV耦合到所述主逻辑电路中的相应存储器单元接受器的多个TSV连接点，以及其中所述信号控制电路使用所述多个TSV将多个信号传输到所述存储器单元。


6.根据权利要求1所述的系统，还包括：
多个存储器结构层，每个存储器结构层包括多个存储器单元，其中所述多个存储器单元中的每一个包括多个TSV，以及其中所述多个存储器结构层被结合到所述主逻辑电路以使用相应存储器单元的多个TSV将多个存储器单元电耦合至所述信号控制电路。


7.根据权利要求1所述的系统，其中，所述存储器设备是动态随机存取存储器、同步动态随机存取存储器、或静态随机存取存储器中的至少一种。


8.根据权利要求1所述的系统，还包括通信地耦合到所述存储器控制器的处理设备，其中所述处理设备是中央处理单元或图形处理单元中的至少一种。


9.根据权利要求1所述的系统，其中，所述主逻辑电路通过第一制造工艺制造，并且所述存储器单元在第二制造工艺中制造。


10.一种存储器设备，包括：
包括存储器单元的存储器结构，所述存储器单元包括耦合到主逻辑电路的TSV连接点的硅通孔(TSV)，其中所述主逻辑的信号控制电路使用所述TSV传输信号以操作所述存储器设备。


11.根据权利要求10所述的存储器设备，其中，所述主逻辑电路包括存储器控制器，所述存储器控制器包括所述信号控...

【专利技术属性】
技术研发人员：李建文，
申请(专利权)人：上海登临科技有限公司，
类型：发明
国别省市：上海;31