一种FPGA原型验证开发板时分分析系统、方法、介质及终端技术方案

本发明专利技术公开了一种FPGA原型验证开发板时分分析系统、方法、介质及终端，所述系统包括：时钟约束模块，用来检测当前开发板工程设计中，是否存在约束文件以用来约束时钟；板级设计时分分析模块，给用户提供一个双向对话框，用来确定设计对象的时分特性是否符合要求，并生成分析报告，并针对当前工程是否使用时分复用TDM作出不同的展示处理用来显示区分；解析报告模块，判断板级设计时分分析模块是否生成分析报告，并根据生成的分析报告生成相应的解析报告，用户可以方便地分析设计中的各种时分特性，性能参数及评估结果，供用户参考，判定其是否符合需求，能有效的解决背景技术提出的问题。

A time-sharing analysis system, method, medium and terminal for FPGA prototype verification and development

【技术实现步骤摘要】
一种FPGA原型验证开发板时分分析系统、方法、介质及终端
本专利技术涉及开发板
，具体为一种FPGA原型验证开发板板级设计时分分析系统、方法、介质及终端。
技术介绍
开发板是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。开发板一般由嵌入式系统开发者根据开发需求自己订制，也可由用户自行研究设计。开发板是为初学者了解和学习系统的硬件和软件，同时部分开发板也提供的基础集成开发环境和软件源代码和硬件原理图等。常见的开发板有51、ARM、FPGA、DSP开发板。而在开发板开发设计的过程中，需要对当前设计开发板的时分特性以及各项性能进行评估，以决定后续的处理操作。
技术实现思路
为了克服现有技术方案的不足，本专利技术提供一种FPGA原型验证开发板时分分析系统、方法、介质及终端，用户可以方便地分析设计中的各种时分特性，性能参数及评估结果，供用户参考，判定其是否符合需求，能有效的解决
技术介绍
提出的问题。本专利技术解决其技术问题所采用的技术方案是本文档来自技高网...

【技术保护点】
1.一种FPGA原型验证开发板时分分析系统，其特征在于，包括：/n时钟约束模块，用来检测当前开发板工程设计中，是否存在约束文件以用来约束时钟；/n板级设计时分分析模块，给用户提供一个双向对话框，用来确定设计对象的时分特性是否符合要求，并生成分析报告，并针对当前工程是否使用时分复用TDM作出不同的展示处理用来显示区分；/n解析报告模块，判断板级设计时分分析模块是否生成分析报告，并根据生成的分析报告生成相应的解析报告。/n

【技术特征摘要】
1.一种FPGA原型验证开发板时分分析系统，其特征在于，包括：
时钟约束模块，用来检测当前开发板工程设计中，是否存在约束文件以用来约束时钟；
板级设计时分分析模块，给用户提供一个双向对话框，用来确定设计对象的时分特性是否符合要求，并生成分析报告，并针对当前工程是否使用时分复用TDM作出不同的展示处理用来显示区分；
解析报告模块，判断板级设计时分分析模块是否生成分析报告，并根据生成的分析报告生成相应的解析报告。


2.根据权利要求1所述的一种FPGA原型验证开发板时分分析系统，其特征在于，所述解析报告模块判断当前开发板工程是否使用TDM时分复用，当使用TDM时，根据解析报告输出解析结果，当没有使用TDM时，输出TDM的时分比率。


3.根据权利要求1所述的一种FPGA原型验证开发板时分分析系统，其特征在于，所述板级设计时分分析模块获取开发板工程设计中各个设计对象的时分信息，通过设定的标准库进行对比，从而判断时分信息是否符合要求，并输出分析结果。


4.根据权利要求1所述的一种FPGA原型验证开发板时分分析系统，其特征在于，所述标准库采用开发板工程设计中的时分信息的通用标准，也可以通过用户进行手动设定。


5.根据权利要求1所述的一种FPGA原型验证开发板时分分析系统，其特征在于，所述时钟...

【专利技术属性】
技术研发人员：吴滔，李川，张吉锋，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31