本申请提供了一种FPGA原型验证系统总线控制装置，涉及FPGA原型验证领域。所述装置包括包括：包括主控芯片，HyperBus总线和多个从FPGA芯片，其中，主控芯片通过HyperBus总线和多个从FPGA芯片相连，HyperBus总线包含模式控制线；所述主控芯片包括：主模式控制模块，主数据收发模块，主数据流监听模块；所述从FPGA芯片包括：从模式控制模块，从数据收发模块。本申请通过添加主控芯片和HyperBus(HyperSiliocn?Bus)总线连接，由主控芯片按模式控制指令调整模式控制线的状态，或者初始状态下通过人工设置模式控制线的状态来设置系统总线的工作模式，实现了在同一系统下运行多总线工作模式，为FPGA原型验证带来了极大方便并减轻了成本，特别在于基于HyperBus的二次开发上，HyperBus提供了很好的系统通信和控制途径。
【技术实现步骤摘要】
本申请涉及FPGA原型验证领域，特别涉及一种FPGA原型验证系统总线控制装置。
技术介绍
FPGA(Field-Programmable Gate Array，即现场可编程门阵列)原型验证不仅能加快ASIC等设计的开发，缩短了研发周期，降低ASIC应用系统的开发成本，而且提高了流片的成功率。但现有的FPGA原型验证技术中，FPGA原型验证系统中从FPGA芯片通过模式固定的总线完成通信。，一个FPGA原型验证系统只能在一种模式下工作，并且模式配置信息简单，使用户进行FPGA原型验证的时候繁琐，成本高昂。
技术实现思路
本申请所要解决的技术问题是提供一种FPGA原型验证系统总线控制装置，能灵活提供多种总线模式进行FPGA原型验证。为了解决上述问题，本申请公开了一种FPGA原型验证系统总线控制装置，包括包括主控芯片，HyperBus总线和多个从FPGA芯片，其中，主控芯片通过HyperBus 总线和多个从FPGA芯片相连，HyperBus总线包含模式控制线；所述主控芯片包括主模式控制模块用于根据PC机特定的设置指令设定总线模式；主数据收发模块用于依据当前总线所处的工作模式，选择相应机制传输或收发数据，并做简单的数据处理；主数据流监听模块负责监听总线上数据与指令，与外部PC机实时通信，探测系统状况； 所述从FPGA芯片包括从模式控制模块用于依据模式控制线的状态以及特定指令设定总线模式的各项参数进而来设定所属从FPGA芯片的工作模式；从数据收发模块用于依据总线所处的工作模式，选择相应机制传输或收发数据， 并做简单的数据处理。进一步的，还包括拨码开关，用于调整模式控制线的状态，用于人工初始设置总线的工作模式。进一步的，所述模式控制线的状态由主控芯片的主模式控制块根据特定指令调整，或者初始设置阶段的拨码开关手动设置。进一步的，所述的从模式控制模块包括集总模式子模块，用于当模式控制线处于集总总线模式时，为所属的从FPGA芯片提供集总工作模式的数据通信方式；其中，处于主位置的从FPGA芯片的从数据收发模块能与HyperBus总线上处于从位置的任意从FPGA芯片的从数据收发模块直接进行通信，处于从位置的从FPGA芯片的从数据收发模块只能与拓扑结构中主位置的从FPGA芯片的从数据收发模块直接进行通信。进一步的，所述的从模式控制模块包括点对点模式子模块，用于当模式控制线处于点对点总线模式时，为所属的从FPGA芯片提供点对点工作模式的数据通信方式；其中，所述的从FPGA芯片的从数据收发模块能与总线上的任意从FPGA芯片的从数据收发模块通过广播直接进行通信。进一步的，所述的从模式控制模块包括层别模式子模块，用于当模式控制线处于层别总线模式时，为所属的从FPGA芯片提供层别模式数据通信和参数设置方式；其中，所述的从FPGA芯片的从数据收发模块只能在按参数要求的层别拓扑结构中的位置与相邻位置的从FPGA芯片直接进行通信。进一步的，所述的从模式控制模块包括混合总线模式子模块；用于当模式控制线处于混合总线模式时，为所属的从FPGA芯片提供混合工作模式的数据通信方式；其中，所述的混合工作模式为从FPGA芯片在集总工作模式，点对点工作模式，层别工作模式之间自由切换的模式。进一步的，所述的混合总线模式子模块采用的工作模式的种类和顺序由从FPGA 芯片提出设置请求，由主控制芯片发出设置指令。与现有技术相比，本申请具有以下优点本申请通过添加主控芯片和HyperBusOlyperSiliocn Bus)总线连接，主控芯片通过所述HyperBus总线连接从FPGA芯片，由主控芯片按模式控制指令调整模式控制线的状态，或者初始状态下通过人工设置模式控制线的状态来设置系统总线的工作模式，实现了在同一系统下运行多总线工作模式，为FPGA原型验证带来了极大方便并减轻了成本，特别在于基于HyperBus的二次开发上，HyperBus提供了很好的系统通信和控制途径。附图说明图1是本申请一种FPGA原型验证系统总线控制装置的结构示意图；图2是本申请一种FPGA原型验证系统总线控制装置的集总总线模式工作示意图；图3是本申请一种FPGA原型验证系统总线控制装置的点对点总线模式工作示意图；图4是本申请一种FPGA原型验证系统总线控制装置的层别总线模式工作示意图；图5是本申请一种FPGA原型验证系统总线控制装置的混合总线模式工作示意图。 具体实施例方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。参照图1，示出了本申请一种FPGA原型验证系统总线控制装置的结构示意图。所述的FPGA原型验证系统总线控制装置包括主控芯片101 ,HyperBus总线102和多个从FPGA芯片103，其中，主控芯片101通过HyperBus总线102和多个从FPGA芯片103 相连，HyperBus总线102包含模式控制线，主控芯片101还可以与外部PC机进行PC通信。主控芯片包括主模式控制模块用于初始状态依据模式控制线的状态来设定主控芯片的工作模式，或者根据特定的设置指令设定总线模式；主数据收发模块用于依据当前总线所处的工作模式，选择相应机制传输或收发数据，并做简单的数据处理；主数据流监听模块负责监听总线上数据与指令，与外部PC机实时通信，探测系统状况。从FPGA芯片包括从模式控制模块用于依据模式控制线来设定所属从FPGA芯片的工作模式，以及根据主控芯片特定指令设定总线模式的各项参数；从数据收发模块用于依据总线所处的工作模式，选择相应机制传输或收发数据， 并做简单的数据处理。当模式控制线处于不同的状态时，主控芯片初始状态下根据模式控制线的状态设定相应的总线工作模式，或者PC机下达不同指令，主控芯片按照指令调整总线工作模式， 从FPGA芯片根据模式控制线的状态设定相应的工作模式，提供相应的数据通信方式，并可在按指令要求的拓扑结构中的位置发送和接收指令和数据。模式控制线的状态由主控芯片的主模式控制块根据特定指令调整，或者初始设置阶段的拨码开关手动设置。所述的总线模式包括集总总线模式，点对点总线模式，层别总线模式和混合总线模式等；所述的工作模式包括集总工作模式，点对点工作模式，层别工作模式和混合工作模式等，其中混合工作模式包括集总工作模式，点对点工作模式，层别工作模式等独立模式。在所有工作模式运行过程中，主控芯片始终处于管理模式位置。其中，模式控制线的初始状态可以通过拨码开关调整，以便主控芯片初始化总线工作模式用，也可以通过外部PC机发送指令到主控芯片的主模式控制模块调整模式控制线的状态，其中，外部PC机可以通过USB连接到主控芯片。在实际中，初始状态下可以通过不同的模式控制线的电平状态控制从FPGA芯片的各工作模式和主控芯片的各工作模式，其中从FPGA芯片的工作模式与主控芯片的工作模式是一一对应的，比如1000电平控制从FPGA芯片的集总工作模式和主控芯片的集总工作模式，0100电平控制从FPGA芯片的点对点工作模式和主控芯片的点对点工作模式，0010 电平控制从FPGA芯片的层别工作模式和主控芯片的层别工作模式，0001电平控制从FPGA 芯片的混合工作模式和主控芯片的混合工作模式。其中，混合工作模式为从FPGA芯片在集总工本文档来自技高网...
【技术保护点】
１．一种ＦＰＧＡ原型验证系统总线控制装置，其特征在于，包括：包括主控芯片，ＨｙｐｅｒＢｕｓ总线和多个从ＦＰＧＡ芯片，其中，主控芯片通过ＨｙｐｅｒＢｕｓ总线和多个从ＦＰＧＡ芯片相连，ＨｙｐｅｒＢｕｓ总线包含模式控制线；所述主控芯片包括：主模式控制模块：用于根据ＰＣ机特定的设置指令设定总线模式；主数据收发模块：用于依据当前总线所处的工作模式，选择相应机制传输或收发数据，并做简单的数据处理；主数据流监听模块：负责监听总线上数据与指令，与外部ＰＣ机实时通信，探测系统状况；所述从ＦＰＧＡ芯片包括：从模式控制模块：用于依据模式控制线的状态以及特定指令设定总线模式的各项参数进而来设定所属从ＦＰＧＡ芯片的工作模式；从数据收发模块：用于依据总线所处的工作模式，选择相应机制传输或收发数据，并做简单的数据处理。
【技术特征摘要】
【专利技术属性】
技术研发人员：郭文帅，刘永宏，
申请(专利权)人：北京亚科鸿禹电子有限公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。