本发明专利技术涉及一种可编程逻辑器件原型验证装置，包括背板、设置并连接在所述背板至少两个卡槽和插在所述卡槽上的子卡，所述至少两个子卡通过所述背板进行相互连接，其中，每个所述子卡包括：通过第一连接器相互连接的核心板和转接板，所述转接板设置并连接在所述背板上，所述核心板上设置有可编程逻辑器件阵列，所述至少两个子卡上的可编程逻辑器件阵列通过各自的连接在所述背板上的转接板相互连接。本发明专利技术提供的可编程逻辑器件原型验证装置，采用了模块化、开放式的可扩展架构，可以根据需要通过转接板实现核心板与所述背板之间的灵活连接，根据不同的需求，快速搭建该测试装置，从而实现了一个该验证装置适用于多种芯片的测试，节约了成本。
【技术实现步骤摘要】
本专利技术涉及IC芯片测试
，具体是可编程逻辑器件原型验证装置。
技术介绍
随着当前芯片的性能以及复杂程度不断升高，各种以前不曾出现的缺陷对传统测试方法提出了新的挑战，开发出一种适合芯片开发的系列化测试验证装置势在必行，将多个IC类项目对验证装置的需求进行整合和归类，同一系列可以在多个类似的项目中应用， 从而避免了每个项目单独开发验证装置造成的资源浪费和进度延迟；测试验证装置可扩展性、通用性强，能够根据不同的项目需求快速组建，并且兼容多个项目，是可编程逻辑器件 (如FPGA，Field-Programmable Gate Array，现场可编程门阵列器件)原型验证技术发展的趋势。现有技术提供的FPGA测试方法和装置FPGA原型验证装置结构固定，不易于扩展， 一个测试装置局限于一种非常具体的应用，对应一种特定功能的测试。针对每款芯片开发一种专有的验证装置，大大增加了测试成本。另外，现有技术提供的FPGA原型验证装置重用率低，特别是对于大的芯片开发商，需要同时开发几十种芯片，针对每种芯片开发的验证装置不可重用，一方面造成资源的浪费，另一方面不能快速搭建原型验证装置及系统。
技术实现思路
本专利技术的主要目的是提供一种可编程逻辑器件原型验证装置，采用开放式的可扩展架构，可以通过一个该验证装置实现多种芯片的验证测试。本专利技术解决其技术问题所采用的技术方案是一种可编程逻辑器件原型验证装置，包括背板、设置并连接在所述背板至少两个卡槽和插在所述卡槽上的子卡，所述至少两个子卡通过所述背板进行相互连接，其中，每个所述子卡包括通过第一连接器相互连接的核心板和转接板，所述核心板与所述背板通过所述转接板信号连接，所述核心板上设置有可编程逻辑器件阵列，各个所述个子卡上的可编程逻辑器件阵列通过各自的转接板在背板上相互连接。优选的，所述卡槽通过组连线进行双星型连接或者全网连接以实现各个子卡上的可编程逻辑器件阵列之间的双星型连接或者/和全网状连接。优选的，所述转接板上设置有N个第二连接器，所述可编程逻辑器件阵列的可编程逻辑器件通过所述第一连接器连接所述N个第二连接器，所述第二连接器连接在所述背板上，所述一个转接板上的第二连接器与另一个转接板上的第二连接器通过所述背板相互连接。优选的，各个子卡上的可编程逻辑器件阵列之间的连接为双星状连接或者/和全网状连接。优选的，所述可编程逻辑器件为FPGA。优选的，所述转接板通过第二连接器连接在所述背板上。优选的，所述子卡通过第二连接器连接在所述背板上。优选的，所述第一连接器包括弯式插座和弯式插头。优选的，所述第二连接器包括弯式插座和直式插头。优选的，所述核心板上还设置有电源模块、最小CPU系统模块、时钟模块和复位模块。实施本专利技术的技术方案，具有以下有益效果本专利技术提供的可编程逻辑器件原型验证装置，采用了模块化、开放式的可扩展架构，可以根据需要通过转接板实现核心板与所述背板之间的灵活连接，根据不同的需求，快速搭建该测试装置，从而实现了一个该验证装置适用于多种芯片的测试，节约了成本，减小验证的风险。附图说明图1为本专利技术实施例提供的背板结构示意图；图2为本专利技术实施例提供的子卡结构示意图；图3为本专利技术实施例提供的可编程逻辑器件原型验证装置的结构示意图；图4为本专利技术实施例提供的背板上的各个器件的信号互连图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例提供一种可编程逻辑器件原型验证装置，如图3所示，该装置包括背板(本实施例中为高速背板)、设置并连接在所述背板至少两个卡槽111和插在所述卡槽 111上的子卡，图3中为N+2个子卡，所述子卡1、子卡2...子卡N等各自之间通过所述高速背板进行相互信号连接，其中子卡1...子卡N信号连接主机，子卡N+1、子卡N+2连接仪器仪表，该主机上装载有测试用的软件，另外，该高速背板上连接有系列化的标准主控板以及系列化的接口卡，以供该主机和及仪器仪表对芯片进行测试。如图1所示，该高速背板110包括N+M个卡槽111，每个所述卡槽111上设置有N_1 个信号插座112，每个信号插座112具有η个信号针(图1中的每个信号插座112中的“η” 表示每个插座112上有η个信号针)。所述子卡插在所述信号插座112的信号针上，从而使该子卡(包括子卡的核心板和转接板)插在所述卡槽111上。其中，更为具体的，所述子卡通过第二连接器连接在所述背板110上。该背板110中，前N个卡槽111，就通过背板110 上NX Ν-1) Λ组连线，实现每个卡槽111间的全网状信号互连。后M个卡槽111，也通过背板110上的QM-4)组连线也实现了双星型信号连接。这样是实现卡槽111之间的相互信号连接。在本实施例中，如图3和图2所示，每个所述子卡包括通过第一连接器212相互连接的核心板210和转接板220，所述转接板220设置并连接在所述背板上，在本实施例中，所述核心板210与所述背板通过所述转接板信号连接，所述核心板210上设置有可编程逻辑器件阵列211，各个所述个子卡上的可编程逻辑器件阵列通过各自的转接板在背板上相互连接。即所述各个子卡上的可编程逻辑器件阵列211通过各自的连接板信号连接在背板上，然后通过所述的高速背板上的组连线的互通，从而实现该可编程逻辑器件阵列211之间的相互信号连接。在本实施例中，核心板210上还设置有电源模块、最小CPU系统模块、时钟模块、复位模块、可编程逻辑器件阵列211等。所述可编程逻辑器件阵列211可以为一个或者为多个FPGA，也可以为一个或者多个CPLD (ComplexProgrammable Logic Device，复杂可编程逻辑器件)，优选的，本实施中，因为要处理比较大的数据，需要运算和性能的要求高，所以采用FPGA作为可编程逻辑器件。更为具体的实施例中，所述转接板220上设置有N个第二连接器221 (第二连接器 221中的“η”表示有η个信号插座)，所述可编程逻辑器件阵列211的可编程逻辑器件通过所述第一连接器212 (第一连接器212中的“η”表示η个信号插座)分别连接所述N个第二连接器221，所述第二连接器221连接在所述背板上，即该第二连接器221插在所述高速背板的卡槽中，所述一个转接板220上的第二连接器221与另一个转接板220上的第二连接器221通过所述背板的组连线相互信号连接。另外，进一步的实施例中，所述转接板220 通过第二连接器221信号连接在所述背板上。其中，所述第一连接器212包括弯式插座和弯式插头。例如插在卡槽1上的子卡，其FPGA阵列需要连a、b、c对第二连接器到卡槽2、3、 N上，那么卡槽1的转接板连线将如下从用于安装第一连接器的插座AB (连接在核心板与转接板之间的信号插座)引出a对第二连接器到信号插座1，b对第二连接器到信号插座2， c对第二连接器到组信号插座(N-I)。相对应的，卡槽2、3、N上的转接板需要从各自的插座 AB上分别引出a、b、c对第二连接器到各自转接板上信号插座1，即可实现卡槽1与卡槽2、 3本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：张爱萍，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。