一种芯片原型验证报文随机传输方法技术

本发明专利技术涉及计算机体系结构领域，公开了一种芯片原型验证报文随机传输方法,通过在CPU处理器和NC芯片之间添加报文随机传输单元模块，实现加速芯片FPGA原型验证，其中所述报文随机传输单元模块分别与CPU处理单元和NC芯片相连，分别处理来自CPU和NC芯片的传输报文。本发明专利技术通过利用随机数产生单元的随机数据，控制CPU与NC芯片逻辑报文的传输时间，达到报文随机随机输出的效果，从而实现加快芯片FPGA原型验证速度的目的。本发明专利技术全部利用数字逻辑实现，且在报文处理过程中，采用部分报文随机延迟的方式，具有简单易实现，占用资源少，灵活有效的特点。

【技术实现步骤摘要】
一种芯片原型验证报文随机传输方法
本专利技术涉及计算机体系结构领域，具体涉及一种芯片原型验证报文随机传输方法。技术背景在基于IntelQPI协议的NC（nodecontroll）芯片，协议入口项数量较多，且考虑了多种特殊情况下的协议处理的情况。在实际的FPGA原型验证的过程中，有些行为很难出现或需要在异常情况下才能出现，导致所需要的原型验证时间长或是无法实现全验证的情况出现。考虑到协议处理的各种特殊情况，主要是为了应对处理报文间响应时间不同导致的各种冲突和异常情况。为了加快FPGA验证的效率，考虑在CPU处理器和NC芯片之间加入报文随机传输模块，制造相应的场景，加速芯片的验证速度。
技术实现思路
本专利技术要解决的技术问题是：提供一种通过添加报文随机传输单元模块实现加速芯片FPGA原型验证的方法。本专利技术所采用的技术方案为：一种芯片原型验证报文随机传输方法,通过在CPU处理器和NC芯片之间添加报文随机传输单元模块，实现加速芯片FPGA原型验证，其中所述报文随机传输单元模块，如图3所示，分别与CPU处理单元和NC芯片相连，报文随机处理单元分别处理来自CPU和NC芯片的传输报文。所述的报文随机传输单元模块，应用于NC芯片的FPGA原型验证平台，以加速实现原型验证的过程。所述的报文随机传输单元的实现是通过：报文传输控制单元模块接收到来自CPU或NC芯片的传输报文，根据随机数产生单元产生的随机数据，控制报文的传输时间，达到报文随机传输的目的；所述的随机数产生单元包括二选一复用器和数据锁存器，其中：如图1所示，二选一复用器既作为延迟单元又作为选通单元使用。当选通信号为‘1’时，形成两个相互独立、自由振荡的环形振荡器。当选通信号为‘0’时，两组反相器交叉相连形成双稳态器件。自由振荡时，两个振荡器之间存在着抖动和相位偏移。在振荡的停止时刻，即振荡环路断开、两组反相器交叉连接时，反相器的瞬时输出电压以及内部噪声的绝对和相对值决定了电路最终稳定在哪个逻辑值上。有时即使反相器跨接在一起，电路也会振荡很长一段时间才能稳定下来，形成亚稳态。综上所述，随机序列的来源用到了抖动和亚稳态两种机制。数据所存器，如图2所示，各个振荡器的输出经过异或运算可以增加随机性，为防止可能的亚稳态的传播对后级电路造成影响，因此使用同步器随机数产生器与后续电路采用的三级寄存器的同步结构隔离开来。所述的报文随机传输单元模块，具备实现CPU和NC芯片各通道报文的缓存，随机数定时，数据发送的功能。所述的报文随机传输单元模块，为了节省片内存储单元和处理逻辑，每种报文的存储数量有限，当滞留在存储单元的数量达到存储上限时，该种报文不再取随机数，变为透明状态，报文可以直接通过。当存储单元未满时，继续取随机数，确定报文的发送时间。报文随机传输的方式，其报文的基本处理流程如图4所示：报文读取。读取来自CPU或NC芯片的报文；报文类型判断，通道选择。根据报文数据类型，进行报文数据通道的选择；存储单元判断。如果存储单元未满则写入存储单元，并开启取随机数，否则直接进行报文的转发，防止通道阻塞；取随机数，计数处理和判断。根据读取到的随机数单元的数据，作为该报文随机发送的时间判断条件，并即时开始进行该报文的时间计数判断，当计数时间到时，将报文转发，否则，继续等待计数时间到。本专利技术的有益效果为：本专利技术通过利用随机数产生单元的随机数据，控制CPU与NC芯片逻辑报文的传输时间，达到报文随机随机输出的效果，从而实现加快芯片FPGA原型验证速度的目的。该专利技术全部利用数字逻辑实现，且在报文处理过程中，采用部分报文随机延迟的方式，具有简单易实现，占用资源少，灵活有效的特点。附图说明图1为本专利技术随机数产生原理示意图；图2为本专利技术随机数数据所存器原理示意图；图3为本专利技术报文随机传输单元拓扑结构示意图；图4为本专利技术报文随机传输模块传输流程图。具体实施方式下面参照附图，结合实施例对本专利技术详细说明。实施例1：一种芯片原型验证报文随机传输方法,通过在CPU处理器和NC芯片之间添加报文随机传输单元模块，实现加速芯片FPGA原型验证，其中所述报文随机传输单元模块分别与CPU处理单元和NC芯片相连，分别处理来自CPU和NC芯片的传输报文。实施例2：在实施例1的基础上，本实施例所述的报文随机传输单元模块，应用于NC芯片的FPGA原型验证平台，以加速实现原型验证的过程。实施例3：在实施例1的基础上，本实施例所述的报文随机传输单元模块接收到来自CPU或NC芯片的传输报文，根据随机数产生单元产生的随机数据，控制报文的传输时间，达到报文随机传输的目的。实施例4：在实施例3的基础上，本实施例所述的随机数产生单元模块包括二选一复用器和数据锁存器，其中：二选一复用器，既作为延迟单元又作为选通单元使用，随机序列的来源用到了抖动和亚稳态两种机制，当选通信号为‘1’时，形成两个相互独立、自由振荡的环形振荡器；当选通信号为‘0’时，两组反相器交叉相连形成双稳态器件；自由振荡时，两个振荡器之间存在着抖动和相位偏移；在振荡的停止时刻，振荡环路断开、两组反相器交叉连接时，反相器的瞬时输出电压以及内部噪声的绝对和相对值决定了电路最终稳定在哪个逻辑值上；当反相器跨接在一起，电路也会振荡很长一段时间才能稳定下来，形成亚稳态；数据锁存器，包括分频器和振荡器，各个振荡器的输出经过异或运算以增加随机性，为防止可能的亚稳态的传播对后级电路造成影响，使用同步器随机数产生器与后续电路采用的三级寄存器的同步结构隔离开来。实施例5：在实施例1、2、3或4的基础上，本实施例所述的报文随机传输单元模块，具备实现CPU和NC芯片各通道报文的缓存、随机数定时、数据发送的功能。实施例6：在实施例1、2、3或4的基础上，本实施例所述的报文随机传输单元模块，当滞留在存储单元的数量达到存储上限时，该种报文不再取随机数，变为透明状态，报文可以直接通过，当存储单元未满时，继续取随机数，确定报文的发送时间。实施例7：在实施例1、2、3或4的基础上，本实施例报文随机传输的处理流程为：报文读取，读取来自CPU或NC芯片的报文；报文类型判断，通道选择，根据报文数据类型，进行报文数据通道的选择；存储单元判断，如果存储单元未满则写入存储单元，并开启取随机数，否则直接进行报文的转发，防止通道阻塞；取随机数，计数处理和判断，根据读取到的随机数单元的数据，作为该报文随机发送的时间判断条件，并即时开始进行该报文的时间计数判断，当计数时间到时，将报文转发，否则，继续等待计数时间到。本文档来自技高网...

【技术保护点】
一种芯片原型验证报文随机传输方法,其特征在于：通过在CPU处理器和NC芯片之间添加报文随机传输单元模块，实现加速芯片FPGA原型验证，其中所述报文随机传输单元模块分别与CPU处理单元和NC芯片相连，分别处理来自CPU和NC芯片的传输报文。

【技术特征摘要】
1.一种芯片原型验证报文随机传输方法,其特征在于：通过在CPU处理器和NC芯片之间添加报文随机传输单元模块，实现加速芯片FPGA原型验证，其中所述报文随机传输单元模块分别与CPU处理单元和NC芯片相连，分别处理来自CPU和NC芯片的传输报文；所述的报文随机传输单元模块接收到来自CPU或NC芯片的传输报文，根据随机数产生单元产生的随机数据，控制报文的传输时间，达到报文随机传输的目的；所述的随机数产生单元模块包括二选一复用器和数据锁存器，其中：二选一复用器，既作为延迟单元又作为选通单元使用，随机序列的来源用到了抖动和亚稳态两种机制，当选通信号为‘1’时，形成两个相互独立、自由振荡的环形振荡器；当选通信号为‘0’时，两组反相器交叉相连形成双稳态器件；自由振荡时，两个振荡器之间存在着抖动和相位偏移；在振荡的停止时刻，振荡环路断开、两组反相器交叉连接时，反相器的瞬时输出电压以及内部噪声的绝对和相对值决定了电路最终稳定在哪个逻辑值上；当反相器跨接在一起，电路会振荡很长一段时间才能稳定下来，形成亚稳态；数据锁存器，包括分频器和振荡器，各个振荡器的输出经过异或运算以增加随机性，为防止可能的亚稳态的传播...

【专利技术属性】
技术研发人员：刘强，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：