晶体管、晶体管的制造方法、及使用该晶体管的显示装置制造方法及图纸

本发明专利技术的晶体管具有：氧化物半导体层，其配置在衬底上，且包含靠近衬底的第1区域、及配置在所述第1区域的和所述衬底侧相反的面上且载流子浓度低于所述第1区域的第2区域；第1栅极电极，其具有和所述氧化物半导体层重叠的区域，且配置在所述氧化物半导体层的和所述衬底侧相反的面上；第1绝缘层，其位于所述第1栅极电极和所述氧化物半导体层之间；以及第1氧化物导电层及第2氧化物导电层，它们配置在所述氧化物半导体层和所述衬底之间，且包含和所述氧化物半导体层相接的区域。

Transistor, manufacturing method of transistor and display device using the transistor

【技术实现步骤摘要】
晶体管、晶体管的制造方法、及使用该晶体管的显示装置[相关申请案的交叉引用]本申请以2018年9月26日提交的在先日本专利申请No.2018-180487为基础并主张其优先权，且将其全部内容通过引用而合并于本文中。
本专利技术的一实施方式涉及一种包含氧化物半导体的晶体管及其制作方法、以及由包含氧化物半导体的晶体管形成像素的显示装置。
技术介绍
主动矩阵型显示装置在各像素设置有显示元件、及驱动显示元件的晶体管。作为显示元件，应用在一组电极间设置液晶层而成的液晶元件、在称为阴极及阳极的电极间设置包含有机电致发光材料的层而成的有机电致发光元件(以下，也称为“有机EL元件”)；作为晶体管，应用使用有非晶硅半导体、多晶硅半导体的薄膜晶体管，进而，近年来，应用使用有氧化物半导体的薄膜晶体管。非晶硅半导体膜虽然能够容易地形成于大面积衬底，但有形成薄膜晶体管时获得的场效应迁移率低的问题。另一方面，使用多晶硅半导体膜所制作的薄膜晶体管虽然场效应迁移率高，但由于必需激光退火等结晶工序，因此难以针对衬底的大面积化而形成具有均一性的多晶，有阈值电压不均的问题。使用氧化物半导体所制作的薄膜晶体管和使用非晶硅半导体膜的情况相比，有高场效应迁移率。另外，和使用多晶硅半导体来制作薄膜晶体管的情况相比，有容易应对衬底的大面积化、无需结晶工序的优点。然而，氧化物半导体膜有依成膜条件或薄膜晶体管的制造条件而改变组成，产生缺陷，由此电特性容易变动等问题。例如，在JP特开2010-153842号公报中公开了：在将第1氧化物半导体区域用作活性层的薄膜晶体管中，通过在第1氧化物半导体区域与薄膜晶体管的保护绝缘层之间形成导电率低于第1氧化物半导体且发挥作为保护层的功能的第2氧化物半导体区域，从而防止第1氧化物半导体区域的组成变化及膜质劣化，使薄膜晶体管的电特性稳定。
技术实现思路
本专利技术的一实施方式所涉及的晶体管具有：氧化物半导体层，其配置在衬底上，且包含靠近衬底的第1区域、及配置在所述第1区域的和所述衬底侧相反的面上且载流子浓度低于所述第1区域的第2区域；第1栅极电极，其具有和所述氧化物半导体层重叠的区域，且配置在所述氧化物半导体层的和所述衬底侧相反的面上；第1绝缘层，其位于所述第1栅极电极和所述氧化物半导体层之间；以及第1氧化物导电层及第2氧化物导电层，它们配置在所述氧化物半导体层和所述衬底之间，且包含和所述氧化物半导体层相接的区域。本专利技术的一实施方式所涉及的显示装置具有如下像素，该像素至少包含上述晶体管及与所述晶体管电性连接的显示元件。本专利技术的一实施方式所涉及的晶体管的制造方法包括：在衬底上形成第1氧化物导电层及第2氧化物导电层；形成氧化物半导体层，所述氧化物半导体层包含和所述第1氧化物导电层及所述第2氧化物导电层相接的第1区域、以及配置在所述第1区域的和所述衬底侧相反的面上且载流子浓度低于所述第1区域的第2区域；以覆盖所述氧化物半导体层的方式形成第1绝缘层；及形成第1栅极电极，所述第1栅极电极配置在所述第1绝缘层上，且具有和所述氧化物半导体层重叠的区域。附图说明图1是表示本专利技术的一实施方式所涉及的晶体管的结构的截面图；图2A及图2B是本专利技术的一实施方式所涉及的氧化物半导体层的能带图；图3是表示本专利技术的一实施方式所涉及的晶体管的电特性的图；图4A及图4B是说明本专利技术的一实施方式所涉及的晶体管的制作方法的图，图4A表示形成第2绝缘层、第2导电膜、及第3导电膜的阶段，图4B表示形成光阻膜并利用多阶光掩模进行曝光的阶段；图5A及图5B是说明本专利技术的一实施方式所涉及的晶体管的制作方法的图，图5A表示形成光阻掩模的阶段，图5B表示对第3导电膜及第2导电膜进行蚀刻的阶段；图6A及图6B是说明本专利技术的一实施方式所涉及的晶体管的制作方法的图，图6A表示对第3导电膜进行蚀刻的阶段，图6B表示形成氧化物半导体层的阶段；图7A及图7B是说明本专利技术的一实施方式所涉及的晶体管的制作方法的图，图7A表示形成第1绝缘层及第4导电膜的阶段，图7B表示晶体管的结构；图8是说明本专利技术的一实施方式所涉及的显示装置的构成的图；图9表示本专利技术的一实施方式所涉及的显示装置的像素的等效电路；图10表示说明本专利技术的一实施方式所涉及的显示装置的像素的构成的俯视图；图11A及图11B是表示本专利技术的一实施方式所涉及的显示装置的像素的构成的截面图，图11A表示沿图10所示的A1-A2线的截面结构，图11B表示沿图10所示的B1-B2的截面结构；图12A表示底接触底栅极型晶体管的结构和工作时的电荷的影响，图12B表示顶接触底栅极型晶体管的结构和工作时的电荷的影响；图13表示本专利技术的一实施方式所涉及的晶体管的截面结构；图14表示说明本专利技术的一实施方式所涉及的显示装置的制造方法的俯视图；图15是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图15A表示沿图14所示的A1-A2线的截面结构，图15B表示沿图14所示的B1-B2的截面结构；图16是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图16A表示与图14所示的A1-A2线对应的区域的截面结构，图16B表示与图14所示的B1-B2线对应的区域的截面结构；图17表示说明本专利技术的一实施方式所涉及的显示装置的制造方法的俯视图；图18是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图18A表示沿图17所示的A1-A2线的截面结构，图18B表示沿图17所示的B1-B2的截面结构；图19表示说明本专利技术的一实施方式所涉及的显示装置的制造方法的俯视图；图20是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图20A表示沿图19所示的A1-A2线的截面结构，图20B表示沿图19所示的B1-B2的截面结构；图21表示说明本专利技术的一实施方式所涉及的显示装置的制造方法的俯视图；图22是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图22A表示沿图21所示的A1-A2线的截面结构，图22B表示沿图21所示的B1-B2的截面结构；图23是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图23A表示与图21所示的A1-A2线对应的区域的截面结构，图23B表示与图21所示的B1-B2线对应的区域的截面结构；图24是说明本专利技术的一实施方式所涉及的显示装置的制造方法的截面图，图24A表示与图21所示的A1-A2线对应的区域的截面结构，图24B表示与图21所示的B1-B2线对应的区域的截面结构；图25A至图25C表示用于制造本专利技术的一实施方式所涉及的显示装置的光掩模的俯视图；图26是表示本专利技术的一实施方式所涉及的晶体管的结构的截面图；图27表示本专利技术的一实施方式所涉及的显示装置的像素的等效电路；图28表示说明本专利技术的一实施方式所涉及的显示装置的像素的构成的俯视图；本文档来自技高网...

【技术保护点】
1.一种晶体管，其包含：/n氧化物半导体层，其配置在衬底上，且包含第1区域和第2区域；/n第1栅极电极，其具有和所述氧化物半导体层重叠的区域，且配置在所述氧化物半导体层的和所述衬底侧相反的面上；/n第1绝缘层，其位于所述第1栅极电极和所述氧化物半导体层之间；以及/n第1氧化物导电层及第2氧化物导电层，它们配置在所述氧化物半导体层和所述衬底之间，且包含和所述氧化物半导体层相接的区域；/n所述第1区域和所述第2区域具有重叠的区域，所述第1区域配置在所述衬底侧，所述第2区域配置在和所述衬底相反一侧；且/n所述第2区域的载流子浓度低于所述第1区域。/n

【技术特征摘要】
20180926 JP 2018-1804871.一种晶体管，其包含：
氧化物半导体层，其配置在衬底上，且包含第1区域和第2区域；
第1栅极电极，其具有和所述氧化物半导体层重叠的区域，且配置在所述氧化物半导体层的和所述衬底侧相反的面上；
第1绝缘层，其位于所述第1栅极电极和所述氧化物半导体层之间；以及
第1氧化物导电层及第2氧化物导电层，它们配置在所述氧化物半导体层和所述衬底之间，且包含和所述氧化物半导体层相接的区域；
所述第1区域和所述第2区域具有重叠的区域，所述第1区域配置在所述衬底侧，所述第2区域配置在和所述衬底相反一侧；且
所述第2区域的载流子浓度低于所述第1区域。


2.根据权利要求1所述的晶体管，其中，
所述第1氧化物导电层及所述第2氧化物导电层，和所述氧化物半导体层的所述第1区域相接。


3.根据权利要求1所述的晶体管，其还具有：
第2绝缘层，其位于所述衬底和所述氧化物半导体层之间；以及
第2栅极电极，其具有和所述氧化物半导体层及所述第1栅极电极重叠的区域，且配置在所述第2绝缘层和所述衬底之间。


4.根据权利要求3所述的晶体管，其中，
所述第1栅极电极的沟道长度方向的宽度大于所述第2栅极电极的沟道长度方向的宽度。


5.根据权利要求1所述的晶体管，其中，
所述第1氧化物导电层及所述第2氧化物导电层的一端和所述第1栅极电极重叠。


6.根据权利要求1所述的晶体管，其中，
所述氧化物半导体层中，所述第1区域的导电率高于所述第2区域的导电率。


7.根据权利要求1所述的晶体管，其中，
所述氧化物半导体层中，所述第1区域的带隙小于所述第2区域的带隙，且所述第1区域的功函数大于所述第2区域的功函数。


8.根据权利要求1所述的晶体管，其中，
所述氧化物半导体层中，所述第1区域的载流子迁移率大于所述第2区域的载流子迁移率。


9.根据权利要求1所述的晶体管，其中，
所述氧化物半导体层中，所述第1区域的结晶率小于所述第2区域的结晶率。


10.根据权利要求1所述的晶体管，其中，
所述氧化物半导体层中，所述第1区域的膜厚大于所述第2区域的膜厚。


11.根据权利要求1所述的晶体管，其中，
所述第1绝缘层包含和所述氧化物半导体层相接的氮化硅膜、及和所述氮化硅膜相接的氧化硅膜。
...

【专利技术属性】
技术研发人员：田中荣，
申请(专利权)人：三国电子有限会社，
类型：发明
国别省市：日本;JP