有多种纠错功能的存储器器件和存储器系统及其操作方法技术方案

提供了有多种纠错功能的存储器器件和存储器系统及其操作方法。所述存储器系统包括：存储器单元阵列，包括第一存储器区域和第二存储器区域；输入/输出电路，包括输入/输出线，其用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数据位和奇偶校验位；和纠错电路，包括多个子纠错电路，该多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中第一子纠错电路用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作，第二子纠错电路用于对通过输入/输出线接收的第二存储器区域的第二数据位执行第二纠错操作。第一存储器区域具有比第二存储器区域更高的误码率。

Memory devices and memory systems with various error correction functions and their operation methods

【技术实现步骤摘要】
有多种纠错功能的存储器器件和存储器系统及其操作方法相关申请的交叉引用于2018年9月21日在韩国知识产权局提交并且标题为“具有多种纠错功能的存储器器件和存储器系统及其操作方法”的韩国专利申请NO.10-2018-0114183，通过引用整体并入本文。
示例实施例涉及存储器器件，更具体地，涉及能够执行离散纠错功能或多种纠错功能的存储器器件及其操作方法。
技术介绍
对具有高电容和低功耗的存储器器件的需求已迅速增加。为了满足这些需求，已经对非易失性的并且不需要存储器刷新的下一代存储器器件进行了研究。这种下一代存储器器件已经需要具有以下特性：例如，动态随机存取存储器(dynamicrandom-accessmemory，DRAM)的高完整性、快闪存储器的非易失性、静态RAM(randomaccessmemory，随机存取存储器)(staticRAM，SRAM)的高速度等。例如，下一代存储器器件可以包括磁RAM(magneticRAM，MRAM)、相变RAM(phase-changeRAM，PRAM)、纳米浮栅存储器(nano-float本文档来自技高网...

【技术保护点】
1.一种存储器系统，包括：/n存储器单元阵列，包括多个存储器区域，所述多个存储器区域包括第一存储器区域和第二存储器区域；/n输入/输出电路，包括输入/输出线，用于向所述多个存储器区域发送或从所述多个存储器区域接收数据位和奇偶校验位；和/n纠错电路，包括多个子纠错电路，所述多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中所述第一子纠错电路用于对通过所述输入/输出线接收的所述第一存储器区域的第一数据位执行第一纠错操作，所述第二子纠错电路用于对通过所述输入/输出线接收的所述第二存储器区域的第二数据位执行第二纠错操作，其中/n所述第一存储器区域具有比所述第二存储器区域更高的误码率。/n

【技术特征摘要】
20180921 KR 10-2018-01141831.一种存储器系统，包括：
存储器单元阵列，包括多个存储器区域，所述多个存储器区域包括第一存储器区域和第二存储器区域；
输入/输出电路，包括输入/输出线，用于向所述多个存储器区域发送或从所述多个存储器区域接收数据位和奇偶校验位；和
纠错电路，包括多个子纠错电路，所述多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中所述第一子纠错电路用于对通过所述输入/输出线接收的所述第一存储器区域的第一数据位执行第一纠错操作，所述第二子纠错电路用于对通过所述输入/输出线接收的所述第二存储器区域的第二数据位执行第二纠错操作，其中
所述第一存储器区域具有比所述第二存储器区域更高的误码率。


2.根据权利要求1所述的存储器系统，还包括：
切换电路，连接到所述输入/输出电路以及所述第一子纠错电路和所述第二子纠错电路；和
控制逻辑，用于控制所述切换电路将所述第一存储器区域电连接到所述第一子纠错电路，并且控制所述切换电路选择性地将所述第二存储器区域连接到所述第二子纠错电路。


3.根据权利要求2所述的存储器系统，其中：
所述第一存储器区域和所述第二存储器区域包括子存储器区域，并且
所述控制逻辑控制所述切换电路将第一输入/输出线连接到所述第一子纠错电路，所述第一输入/输出线与包括在所述第一存储器区域中的子存储器区域相对应，并且控制所述切换电路将第二输入/输出线连接到所述第二子纠错电路，所述第二输入/输出线与包括在所述第二存储器区域中的子存储器区域相对应。


4.根据权利要求3所述的存储器系统，其中，在所述第一纠错操作期间，所述第一子纠错电路将数据位写入包括在所述第一存储器区域中的一些子存储器区域中，并且将奇偶校验位写入包括在所述第一存储器区域中的其它子存储器区域中。


5.根据权利要求4所述的存储器系统，其中，在所述第一纠错操作期间由所述第一子纠错电路在其中写入奇偶校验位的子存储器区域的数量与在其中写入数据位的子存储器区域的数量的比率高于在所述第二纠错操作期间由所述第二子纠错电路在其中写入奇偶校验位的子存储器区域的数量与在其中写入数据位的子存储器区域的数量的比率。


6.根据权利要求1所述的存储器系统，其中：
所述第一子纠错电路对包括在所述第一存储器区域中的一些存储器单元执行所述第一纠错操作，并且
所述第二子纠错电路对包括在所述第一存储器区域中的其他存储器单元和包括在第二存储器区域中的所有存储器单元执行所述第二纠错操作。


7.根据权利要求1所述的存储器系统，其中，所述第一存储器区域包括当对所述存储器系统执行高温工艺时具有高于所述存储器单元阵列中的存储器单元的操作温度的温度的存储器区域。


8.根据权利要求7所述的存储器系统，其中，所述高温工艺包括回流焊接工艺。


9.根据权利要求1所述的存储器系统，其中：
使用具有第一位数的第一奇偶校验位来执行所述第一纠错操作，并且
使用具有第二位数的第二奇偶校验位来执行所述第二纠错操作。


10.根据权利要求1所述的存储器系统，其中：
所述输入/输出电路还包括多个读出放大器，并且
包括在所述多个存储器区域中的子存储器区域连接到从所述多个读出放大器延伸的所述输入/输出线。


11.一种包括存储器器件的存储器系统的操作方法，所述方法包括：
通过使用第一子纠错电...

【专利技术属性】
技术研发人员：徐基晰，高宽协，宋胤宗，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR