存储器控制器、存储器控制器的操作方法和存储器系统技术方案

单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。

Memory controller, operation method and memory system of memory controller

【技术实现步骤摘要】
存储器控制器、存储器控制器的操作方法和存储器系统相关申请的交叉引用本公开要求于2018年8月7日在韩国知识产权局提交的韩国专利申请No.10-2018-0091903的优先权，其全部内容通过引用并入本文中。
本公开涉及一种半导体存储器系统，更具体地，涉及一种基于纠错码(ECC)执行纠错操作的存储器系统。
技术介绍
半导体存储器器件可以被分类为易失性存储器器件和非易失性存储器器件，其中易失性存储器器件中存储的数据在关闭电源时消失，非易失性存储器器件中存储的数据即使在关闭电源时也被保留。在将数据写入半导体存储器器件或从半导体存储器器件读取数据的过程期间，数据中可能会发生错误。通常，在写入数据之前，可以通过半导体存储器器件将纠错码添加到数据。当在读取操作期间在数据中检测到错误的情况下，半导体存储器器件可以通过使用纠错码对检测到的错误进行纠正来恢复原始数据。然而，在数据包括许多错误比特的情况下，成功纠正数据的概率可能较低。此外，在为了再次执行解码和/或纠错的目的而重新读取数据的情况下，功耗增加。>专利技术内本文档来自技高网...

【技术保护点】
1.一种单独控制多个存储器单元的存储器控制器的操作方法，所述方法包括：/n由所述存储器控制器基于多个控制信号从所述多个存储器单元读取各个分段；/n由所述存储器控制器基于所述分段产生输出码字；/n由所述存储器控制器对所述输出码字执行纠错解码；/n当所述纠错解码的结果指示成功时，由所述存储器控制器基于所述纠错解码的结果更新分别与所述多个存储器单元相对应的多个累积错误模式信息中的至少一个累积错误模式信息；以及/n当所述纠错解码的结果指示失败时，由所述存储器控制器基于所述多个累积错误模式信息中的至少一个累积错误模式信息来调节所述多个控制信号中的至少一个控制信号。/n

【技术特征摘要】
20180807 KR 10-2018-00919031.一种单独控制多个存储器单元的存储器控制器的操作方法，所述方法包括：
由所述存储器控制器基于多个控制信号从所述多个存储器单元读取各个分段；
由所述存储器控制器基于所述分段产生输出码字；
由所述存储器控制器对所述输出码字执行纠错解码；
当所述纠错解码的结果指示成功时，由所述存储器控制器基于所述纠错解码的结果更新分别与所述多个存储器单元相对应的多个累积错误模式信息中的至少一个累积错误模式信息；以及
当所述纠错解码的结果指示失败时，由所述存储器控制器基于所述多个累积错误模式信息中的至少一个累积错误模式信息来调节所述多个控制信号中的至少一个控制信号。


2.根据权利要求1所述的方法，其中，更新所述多个累积错误模式信息中的至少一个累积错误模式信息包括：
将所述输出码字与根据所述纠错解码而产生的解码码字进行比较，以检测与所述多个存储器单元中的第一存储器单元相对应的错误比特；以及
基于检测到的错误比特，更新所述多个累积错误模式信息中与所述第一存储器单元相对应的第一累积错误模式信息。


3.根据权利要求2所述的方法，还包括：当更新后的第一累积错误模式信息的更新后的第一累积错误比特计数不小于第一阈值且小于第二阈值时，由所述存储器控制器调节所述多个控制信号中与所述第一存储器单元相对应的控制信号。


4.根据权利要求3所述的方法，还包括：
当更新后的第一累积错误比特计数不小于所述第二阈值时，由所述存储器控制器刷新所述第一存储器单元中存储的数据；以及
初始化所述更新后的第一累积错误模式信息。


5.根据权利要求3所述的方法，其中，当所述纠错解码的结果指示失败并且所述多个累积错误模式信息中与所述多个存储器单元中的第二存储器单元相对应的第二累积错误模式信息的第二累积错误比特计数小于所述第一阈值时，由所述存储器控制器调节所述多个控制信号中与所述第二存储器单元相对应的第二控制信号。


6.根据权利要求5所述的方法，还包括：
由所述存储器控制器基于与所述第二存储器单元相对应的调节后的第二控制信号，从所述第二存储器单元重新读取所述分段之一；
基于重新读取的分段产生新的输出码字；以及
对所述新的输出码字执行所述纠错解码。


7.根据权利要求1所述的方法，其中，所述多个存储器单元中的每一个存储器单元包括以下至少一项：存储器器件、存储器芯片、存储器管芯、存储器组、存储器块和连接到一条字线的存储单元。


8.根据权利要求1所述的方法，还包括：
由所述存储器控制器对从主机提供的数据执行纠错编码，以产生添加了纠错码的输入码字；
由所述存储器控制器划分所述输入码字以产生所述分段；以及
由所述存储器控制器基于所述多个控制信号将所述分段存储在所述多个存储器单元中。


9.一种存储器控制器，包括：
码字电路，被配置为基于根据第一控制信号从第一存储器单元读取的第一分段和根据第二控制信号从第二存储器单元读取的第二分段产生输出码字；
纠错码ECC电路，被配置为对所述输出码字执行纠错解码；以及
控制电路，被配置为根据所述纠错解码的结果进行操作，
其中，所述控制电路被配置为基于与所述第一存储器单元相对应的第一累积错误模式信息和与所述第二存储器单元相对应的第二累积错误模式信息中的至少一个来调节所述第一控制信号和所述第二控制信号中的至少一个。


10.根据权利要求9所述的存储器控制器，其中，当所述纠错解码的结果指示成功时，
所述ECC电路被配置为产生解码码字，以及
所述控制电路还被配置为：
将所述输出码字与所述解码码字进行比较，以及
当基于所述比较的结果从与所述第一分段相对应的比特检测到至少一个错误比特时，基于所述至少一个错误比特来更新所述第一累积错误模式信息。


...

【专利技术属性】
技术研发人员：金玟昱，全甫晥，孙弘乐，申东旻，李起准，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR