半导体装置及其制造方法制造方法及图纸

实施方式涉及半导体装置及其制造方法。实施方式的半导体装置包含N型阱区、第一栅极电极、第一半导体、以及第一接触件。N型阱区包含两个P型杂质扩散区域。第一栅极电极(52)隔着栅极绝缘膜(50)设于两个P型杂质扩散区域间的N型阱区的上方。第一半导体是在P型杂质扩散区域上设为柱状的单晶的半导体。第一接触件设于第一半导体上，且包含含有P型杂质的多晶的第二半导体。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法关联申请本申请享受以日本专利申请2018－167710号(申请日：2018年9月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及半导体装置及其制造方法。
技术介绍
已知有能够非易失性地存储数据的NAND型闪存。
技术实现思路
实施方式提供能够抑制晶体管的特性变化的半导体装置及其制造方法。实施方式的半导体装置包含N型阱区、第一栅极电极、第一半导体、以及第一接触件。N型阱区包含两个P型杂质扩散区域。第一栅极电极隔着栅极绝缘膜设于两个P型杂质扩散区域间的N型阱区的上方。第一半导体是在P型杂质扩散区域上设为柱状的单晶的半导体。第一接触件设于第一半导体上，且包含含有P型杂质的多晶的第二半导体。附图说明图1是表示第一实施方式的半导体装置的构成例的框图。图2是表示第一实施方式的半导体装置所具备的存储单元阵列的电路构成的一个例子的电路图。图3是表示第一实施方式的半导体装置所具备的存储单元阵列的平面布局的一个例子的俯视图。图4是表示第一实施方式的半导体装置所具备的存储单元阵列的剖面构造的一个例子的剖面图。图5是表示第一实施方式的半导体装置中的存储器柱的剖面构造的一个例子的剖面图。图6是表示第一实施方式的半导体装置中设于存储单元阵列下的NMOS晶体管的剖面构造的一个例子的剖面图。图7是表示第一实施方式的半导体装置中设于存储单元阵列下的PMOS晶体管的剖面构造的一个例子的剖面图。图8是表示第一实施方式的半导体装置的制造工序的一个例子的流程图。图9是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图10是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图11是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图12是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图13是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图14是表示第一实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图15是表示第二实施方式的半导体装置中设于存储单元阵列下的PMOS晶体管的剖面构造的一个例子的剖面图。图16是表示第二实施方式的半导体装置的制造工序的一个例子的流程图。图17是表示第二实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图18是表示第二实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图19是表示第二实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图20是表示第二实施方式的半导体装置的制造工序的一个例子的、NMOS晶体管以及PMOS晶体管的剖面图。图21是表示第二实施方式的变形例的半导体装置中设于存储单元阵列下的NMOS晶体管以及PMOS晶体管的剖面构造的一个例子的剖面图。具体实施方式以下，参照附图对实施方式进行说明。各实施方式例示了用于将专利技术的技术思想具体化的装置、方法。附图是示意性或者概念性的，各附图的尺寸以及比率等并非限定成必须与现实相同。本专利技术的技术思想并非由构成要素的形状、构造、配置等确定。另外，在以下的说明中，对具有大致相同的功能以及构成的构成要素标注同一附图标记。构成参照附图标记的文字后的数字可通过包含相同的文字的参照附图标记而参照，且为了区别具有相同构成的要素彼此而被使用。在无需相互区别包含相同的文字的参照附图标记所示的要素的情况下，这些要素分别通过仅包含文字的参照附图标记而参照。[1]第一实施方式图1示出了第一实施方式的半导体装置1的构成例。以下，对第一实施方式的半导体装置1进行说明。[1－1]半导体装置1的构成[1－1－1]半导体装置1的整体构成半导体装置1例如是能够非易失性地存储数据的NAND型闪存。半导体装置1例如由外部的存储器控制器2控制。如图1所示，半导体装置1例如具备存储单元阵列10、指令寄存器11、地址寄存器12、序列发生器13、驱动器模块14、行解码器模块15、以及传感放大器模块16。存储单元阵列10包含多个块BLK0～BLKn(n是1以上的整数)。块BLK是能够非易失性地存储数据的多个存储单元的集合，例如作为数据的擦除单位被使用。另外，在存储单元阵列10中设置多个位线以及多个字线。各存储单元例如被与一条位线与一条字线建立了关联。之后叙述存储单元阵列10的详细构成。指令寄存器11保存半导体装置1从存储器控制器2接收到的指令CMD。指令CMD包含使例如序列发生器13执行读出动作、写入动作、擦除动作等的命令。地址寄存器12保存半导体装置1从存储器控制器2接收到的地址信息ADD。地址信息ADD包含例如块地址BA、页地址PA、以及列地址CA。例如，块地址BA、页地址PA、以及列地址CA分别被使用于块BLK、字线以及位线的选择。序列发生器13控制半导体装置1整体的动作。例如，序列发生器13基于保存于指令寄存器11的指令CMD控制驱动器模块14、行解码器模块15、以及传感放大器模块16等，执行读出动作、写入动作、擦除动作等。驱动器模块14生成在读出动作、写入动作、擦除动作等中使用的电压。而且，驱动器模块14基于例如保存于地址寄存器12的页地址PA，将生成的电压施加到与所选择的字线对应的信号线。行解码器模块15基于保存于地址寄存器12的块地址BA，选择对应的存储单元阵列10内的一个块BLK。而且，行解码器模块15例如将施加到与所选择的字线对应的信号线的电压，传送到所选择的块BLK内的所选择的字线。传感放大器模块16在写入动作中，根据从存储器控制器2接收到的写入数据DAT，对各位线施加希望的电压。另外，传感放大器模块16在读出动作中，基于位线的电压判定存储于存储单元的数据，读出判定结果并作为数据DAT而传送到存储器控制器2。半导体装置1与存储器控制器2之间的通信支持例如NAND接口标准。例如，在半导体装置1与存储器控制器2之间的通信中，使用指令锁存使能信号CLE、地址锁存使能信号ALE、写入使能信号WEn、读出使能信号REn、就绪忙碌信号RBn以及输入输出信号I/O。指令锁存使能信号CLE是表示半导体装置1接收到的输入输出信号I/O是指令CMD的信号。地址锁存使能信号ALE是表示半导体装置1接收到的信号I/O是地址信息ADD的信号。写入使能信号WEn是命令半导体装置1进行输入输出信号I/O的输入的信号。读出使能信号REn是命令半本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：/nN型阱区，包含两个P型杂质扩散区域；/n第一栅极电极，设于两个所述P型杂质扩散区域间的N型阱区的上方，隔着栅极绝缘膜而与所述N型阱区对置；/n单晶的第一半导体，以柱状设于所述P型杂质扩散区域上；以及/n第一接触件，设于所述第一半导体上且包含含有P型杂质的多晶的第二半导体。/n

【技术特征摘要】
20180907 JP 2018-1677101.一种半导体装置，具备：
N型阱区，包含两个P型杂质扩散区域；
第一栅极电极，设于两个所述P型杂质扩散区域间的N型阱区的上方，隔着栅极绝缘膜而与所述N型阱区对置；
单晶的第一半导体，以柱状设于所述P型杂质扩散区域上；以及
第一接触件，设于所述第一半导体上且包含含有P型杂质的多晶的第二半导体。


2.根据权利要求1所述的半导体装置，
所述第一接触件还包含第一导电体，
所述第一导电体的侧面与所述第一导电体的底面分别被所述第二半导体覆盖，
所述第一导电体的上表面与所述第二半导体的上表面齐平。


3.根据权利要求2所述的半导体装置，
所述第一导电体是金属。


4.根据权利要求2所述的半导体装置，
还包含所述第一栅极电极上的第二接触件，
所述第二接触件的上表面、所述第一导电体的上表面、以及所述第二半导体的上表面齐平。


5.根据权利要求4所述的半导体装置，
所述第二接触件包含第二导电体，
所述第一导电体与所述第二导电体包含相同的导电材料。


6.根据权利要求1所述的半导体装置，
所述第一接触件还包含第一导电体，
所述第一导电体设于所述第二半导体上，
所述第一导电体的侧面与所述第二半导体的侧面被连续地设置。


7.根据权利要求6所述的半导体装置，
所述第一导电体是金属。


8.根据权利要求6所述的半导体装置，
还包含所述第一栅极电极上的第二接触件，
所述第二接触件的上表面与所述第一导电体的上表面齐平。


9.根据权利要求8所述的半导体装置，
所述第二接触件包含第二导电体，
所述第一导电体与所述第二导电体包含相同的导电材料。


10.根据权利要求1所述的半导体装置，
还包含所述第一栅极电极上的第二接触件，
所述第二接触件的上表面与所述第二半导体的上表面齐平。


11.根据权利要求10所述的半导体装置，
所述第二半导体被设为柱状。


12.根据权利要求10所述的半导体装置，
...

【专利技术属性】
技术研发人员：松浦修武，岩崎太一，稻塚卓也，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP