具有扩大的接触面积的共用电极相变存储器件制造技术

本发明专利技术构思涉及一种具有扩大的接触面积的共用电极相变存储器件，该存储器件包括下部导电线、第一存储单元、第二存储单元和共用下部电极，共用下部电极包括将第一存储单元和第二存储单元中的相应存储单元电连接到下部导电线的第一部分和第二部分。第一绝缘区域设置在第一存储单元与第二存储单元之间。第二绝缘区域设置在第一绝缘区域上。该器件还包括：第一开关单元，在第一存储单元上并包括具有从第二绝缘区域突出的部分的上部电极；以及第二开关单元，在第二存储单元上并包括具有从第二绝缘区域突出的部分的上部电极。第一上部导电线和第二上部导电线接触相应上部电极的突出部分。

A common electrode phase change memory device with expanded contact area

【技术实现步骤摘要】
具有扩大的接触面积的共用电极相变存储器件
本专利技术构思涉及存储器件，更具体地，涉及相变随机存取存储(PRAM)器件。
技术介绍
PRAM是一种通过改变材料的相位来存储数据的非易失性存储器。PRAM器件的存储器单元(memorycell)可以包括包含相变材料的存储单元(memoryunit)和用于选择存储单元的开关单元。存储器单元可以连接到上部导电线和下部导电线(例如位线和字线)。
技术实现思路
本专利技术构思的实施方式可以提供存储器件，其具有存储器单元的开关单元与上部导电线之间的减小的接触电阻和/或存储单元与开关单元之间的减小的接触电阻。根据本专利技术构思的一方面，一种存储器件包括下部导电线、第一存储单元、第二存储单元和共用下部电极，共用下部电极包括将第一存储单元和第二存储单元中的相应存储单元电连接到下部导电线的第一部分和第二部分。该器件还包括在第一存储单元与第二存储单元之间在共用下部电极的第一部分上的第一绝缘区域、以及在第一绝缘区域上的第二绝缘区域。该器件还包括：第一开关单元，在第二绝缘区域中在第一存储单元上，并且包括具有从第二绝缘区域突出的部分的上部电极；以及第二开关单元，在第二绝缘区域中在第二存储单元上，并且包括具有从第二绝缘区域突出的部分的上部电极。第一上部导电线接触第一开关单元的上部电极的突出部分，第二上部导电线接触第二开关单元的上部电极的突出部分。第一上部导电线可以接触第一开关单元的上部电极的突出部分的一对侧壁，第二上部导电线可以接触第二开关单元的上部电极的突出部分的一对侧壁。根据本专利技术构思的另一方面，一种存储器件包括下部导电线和下部电极，下部电极包括在下部导电线上的第一部分、以及从下部电极的第一部分的相应的第一端和第二端垂直延伸的第二部分和第三部分。第一存储图案设置在下部电极的第二部分的一端上，第二存储图案设置在下部电极的第三部分的一端上。该器件还包括在下部电极的第二部分和第三部分之间以及在第一存储图案和第二存储图案之间的第一绝缘区域。第一上部居间电极、第一开关图案和第一上部电极堆叠在第一绝缘区域上，第二上部居间电极、第二开关图案和第二上部电极堆叠在第一绝缘区域上。该器件还包括：第一下部居间电极，在第一存储图案上并且包括突出到第一上部居间电极中的部分；以及第二下部居间电极，在第二存储图案上并且包括突出到第二上部居间电极中的部分。第二绝缘区域设置在第一绝缘区域上并围绕第一上部居间电极、第一开关图案、第一上部电极、第二上部居间电极、第二开关图案和第二上部电极。第一上部导电线接触第一上部电极，第二上部导电线接触第二上部电极。根据本专利技术构思的另一方面，提供了一种存储器件，其包括：沿第一方向延伸的下部导电线；第一下部绝缘图案和第二下部绝缘图案，位于下部导电线上并在第一方向上彼此间隔开；填充绝缘图案，位于第一下部绝缘图案与第二下部绝缘图案之间；下部电极，包括位于下部导电线与填充绝缘图案之间的第一部分、位于第一下部绝缘图案与填充绝缘图案之间的第二部分、以及位于第二下部绝缘图案与填充绝缘之间的第三部分；位于下部电极与填充绝缘图案之间的间隔物；第一存储图案，位于下部电极的一端和间隔物的一端上，并沿着第一下部绝缘图案延伸；第二存储图案，位于下部电极的另一端和间隔物的另一端上，并沿着第二下部绝缘图案延伸；第一下部居间电极，位于第一存储图案上并沿着第一下部绝缘图案延伸；第二下部居间电极，位于第二存储图案上并沿着第二下部绝缘图案延伸；顺序地堆叠在第一下部居间电极上的第一上部居间电极、第一开关图案和第一上部电极；顺序地堆叠在第二下部居间电极上的第二上部居间电极、第二开关图案和第二上部电极；上部绝缘图案，位于第一下部绝缘图案和第二下部绝缘图案上，并围绕第一上部居间电极、第一开关图案、第一上部电极、第二上部居间电极、第二开关图案和第二上部电极；第一上部导电线，接触第一上部电极并沿第二方向延伸；第二上部导电线，接触第二上部电极并沿第二方向延伸，其中第一上部电极和第二上部电极的每个包括由上部绝缘图案围绕的掩埋部分和从上部绝缘图案突出的突出部分。附图说明本专利技术构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：图1是根据一些实施方式的存储器件的电路图；图2A是根据一些实施方式的存储器件的剖视图；图2B是沿图2A的线I-I'截取的剖视图；图3是根据一些实施方式的存储器件的剖视图；图4A是根据一些实施方式的存储器件的剖视图；图4B是沿图4A的线II-II'截取的剖视图；图5A是根据一些实施方式的存储器件的剖视图；图5B是沿图5A的线III-III'截取的剖视图；图6A是根据一些实施方式的存储器件的剖视图；图6B是示出图6A的区域R1的放大图；图6C是示出图6A的区域R2的放大图；图7A和7B是根据一些实施方式的存储器件的放大图；图8A和8B是根据一些实施方式的存储器件的放大图；图9A至9H是用于描述根据一些实施方式的制造半导体器件的方法的剖视图；以及图10A至10D是用于描述根据一些实施方式的制造半导体器件的方法的剖视图。具体实施方式图1是根据一些实施方式的存储器件10的电路图。参照图1，存储器件10可以包括沿第一方向X延伸并在垂直于第一方向X的第二方向Y上彼此间隔开的字线WL1至WL4、以及沿第二方向Y延伸并在第一方向X上彼此间隔开的位线BL1至BL4。存储器件10可以包括多个存储器单元MC。每个存储器单元MC可以位于字线WL1至WL4中的相邻字线与位线BL1至BL4中的相邻位线之间。每个存储器单元MC可以包括用于存储数据的存储单元M和用于选择存储单元M的开关单元S。存储单元M和开关单元S可以串联连接。在一些实施方式中，如图1中所示，存储单元M可以连接到多个字线WL1到WL4中的一个，并且开关单元S可以连接到多个位线BL1至BL4中的一个。在一些实施方式中，与图1不同，存储单元M可以连接到多个位线BL1至BL4中的一个，并且开关单元S可以连接到多个字线WL1至WL4中的一个。图2A是根据一些实施方式的存储器件100a的剖视图。图2B是沿图2A的线I-I'截取的剖视图。参照图2A和2B，存储器件100a可以包括多个下部导电线110和多个上部导电线，每个下部导电线110沿第一方向X延伸，每个上部导电线沿第二方向Y延伸。所述多个上部导电线可以包括交替布置的多个第一上部导电线180a和多个第二上部导电线180b。在一些实施方式中，多个下部导电线110可以对应于图1的多个字线WL1至WL4，第一上部导电线180a和第二上部导电线180b可以对应于图1的多个位线BL1至BL4。在另外的实施方式中，多个下部导电线110可以对应于图1的多个位线BL1至BL4，第一上部导电线180a和第二上部导电线180b可以对应于图1的多个字线WL1至WL4。多个下部导电线110以及第一上部导电线180a和第二上部导电线180b的每个可以包括金属、导电金属本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：/n下部导电线；/n第一存储单元；/n第二存储单元；/n共用下部电极，包括将所述第一存储单元和所述第二存储单元中的相应存储单元电连接到所述下部导电线的第一部分和第二部分；/n在所述第一存储单元与所述第二存储单元之间的填充绝缘图案；/n在所述填充绝缘图案上的上部绝缘图案；/n第一开关单元，在所述上部绝缘图案中在所述第一存储单元上，并且包括上部电极，所述上部电极具有从所述上部绝缘图案突出的部分；/n第二开关单元，在所述上部绝缘图案中在所述第二存储单元上，并且包括上部电极，所述上部电极具有从所述上部绝缘图案突出的部分；/n第一上部导电线，接触所述第一开关单元的所述上部电极的所述突出部分；以及/n第二上部导电线，接触所述第二开关单元的所述上部电极的所述突出部分。/n

【技术特征摘要】
20180903 KR 10-2018-01044761.一种存储器件，包括：
下部导电线；
第一存储单元；
第二存储单元；
共用下部电极，包括将所述第一存储单元和所述第二存储单元中的相应存储单元电连接到所述下部导电线的第一部分和第二部分；
在所述第一存储单元与所述第二存储单元之间的填充绝缘图案；
在所述填充绝缘图案上的上部绝缘图案；
第一开关单元，在所述上部绝缘图案中在所述第一存储单元上，并且包括上部电极，所述上部电极具有从所述上部绝缘图案突出的部分；
第二开关单元，在所述上部绝缘图案中在所述第二存储单元上，并且包括上部电极，所述上部电极具有从所述上部绝缘图案突出的部分；
第一上部导电线，接触所述第一开关单元的所述上部电极的所述突出部分；以及
第二上部导电线，接触所述第二开关单元的所述上部电极的所述突出部分。


2.根据权利要求1所述的存储器件，其中所述第一上部导电线接触所述第一开关单元的所述上部电极的所述突出部分的一对侧表面，以及其中所述第二上部导电线接触所述第二开关单元的所述上部电极的所述突出部分的一对侧表面。


3.根据权利要求2所述的存储器件，其中所述第一上部导电线接触所述第一开关单元的所述上部电极的所述突出部分的四个侧表面，以及其中所述第二上部导电线接触所述第二开关单元的所述上部电极的所述突出部分的四个侧表面。


4.根据权利要求1所述的存储器件，其中所述第一上部导电线的宽度大于所述第一开关单元的所述上部电极的所述突出部分的宽度，以及其中所述第二上部导电线的宽度大于所述第二开关单元的所述上部电极的所述突出部分的宽度。


5.根据权利要求1所述的存储器件，其中所述第一开关单元的所述上部电极的所述突出部分的宽度小于所述第一开关单元的所述上部电极的掩埋在所述上部绝缘图案中的部分的宽度，以及其中所述第二开关单元的所述上部电极的所述突出部分的宽度小于所述第二开关单元的所述上部电极的掩埋在所述上部绝缘图案中的部分的宽度。


6.根据权利要求1所述的存储器件，其中所述第一开关单元的所述上部电极的所述突出部分的宽度朝向所述第一开关单元的所述上部电极的掩埋在所述上部绝缘图案中的部分增加，以及其中所述第二开关单元的所述上部电极的所述突出部分的宽度朝向所述第二开关单元的所述上部电极的掩埋在所述上部绝缘图案中的部分增加。


7.根据权利要求1所述的存储器件，其中所述共用下部电极还包括接触所述下部导电线的第三部分，以及其中所述共用下部电极的所述第一部分和所述第二部分从所述共用下部电极的所述第三部分的相应的第一端和第二端延伸。


8.根据权利要求1所述的存储器件，其中所述填充绝缘图案位于第一下部绝缘图案与第二下部绝缘图案之间。


9.根据权利要求8所述的存储器件，
其中所述第一存储单元包括：
在所述第一下部绝缘图案与所述填充绝缘图案之间的第一存储图案；和
在所述第一存储图案与所述第一开关单元之间的第一下部居间电极；以及
其中所述第二存储单元包括：
在所述第二下部绝缘图案与所述填充绝缘图案之间的第二存储图案；和
在所述第二存储图案与所述第二开关单元之间的第二下部居间电极。


10.根据权利要求9所述的存储器件，其中所述第一下部绝缘图案的侧表面和所述第二下部绝缘图案的侧表面相对于与所述下部导电线延伸的方向垂直的方向倾斜。


11.一种存储器件，包括：
下部导电线；
下部电极，包括在所述下部导电线上的第一部分、以及从所述下部电极的所述第一部分的相应的第一端和第二端延伸的第二部分和第三部分；
在所述下部电极的所述第二部分的一端上的第一存储图案；
在所述下部电极的所述第三部分的一端上的第二存储图案；
在所述第一存储图案上的第一下部居间电极；
在所述第二存储图案上的第二下部居间电极；
填充绝缘图案，在所述下部电极的所述第二部分和所述第三部分之间以及在所述第一存储图案和所述第二存储图案之间；
堆叠在所述第一下部居间电极上的第一上部居间电极、第一开关图案和第一上...

【专利技术属性】
技术研发人员：宋苏智，朴日穆，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR