【技术实现步骤摘要】
【国外来华专利技术】具有三维相变存储器的三维存储设备相关申请的交叉引用本申请要求享有于2019年4月30日提交的题为“THREE-DIMENSIONALMEMORYDEVICEWITHEMBEDDEDDYNAMICRANDOM-ACCESSMEMORY”的国际申请No.PCT/CN2019/085237的优先权，该申请通过引用的方式整体上并入本文。
本公开内容的实施例涉及三维(3D)存储设备及其制造和操作方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。作为结果，平面存储单元的存储密度接近上限。3D存储器架构可以解决平面存储单元的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围设备。
技术实现思路
本文公开了具有3D相变存储器(PCM)的3D存储设备及其制造和操作方法的实施例。在一个示例中，一种3D存储设备包括第一半导体结构，所述第一半导体结...
【技术保护点】
1.一种三维(3D)存储设备，包括：/n第一半导体结构，所述第一半导体结构包括外围电路、3D相变存储器(PCM)单元阵列、以及包括多个第一键合触点的第一键合层；/n第二半导体结构，所述第二半导体结构包括3D NAND存储器串阵列和包括多个第二键合触点的第二键合层；以及/n键合界面，所述键合界面在所述第一键合层和所述第二键合层之间，其中，所述第一键合触点在所述键合界面处与所述第二键合触点接触。/n
【技术特征摘要】
【国外来华专利技术】20190430 CN PCT/CN2019/0852371.一种三维(3D)存储设备，包括：
第一半导体结构，所述第一半导体结构包括外围电路、3D相变存储器(PCM)单元阵列、以及包括多个第一键合触点的第一键合层；
第二半导体结构，所述第二半导体结构包括3DNAND存储器串阵列和包括多个第二键合触点的第二键合层；以及
键合界面，所述键合界面在所述第一键合层和所述第二键合层之间，其中，所述第一键合触点在所述键合界面处与所述第二键合触点接触。
2.根据权利要求1所述的3D存储设备，其中，所述第一半导体结构包括：
衬底；
所述衬底上的所述外围电路；
所述外围电路上方的所述3DPCM单元阵列；以及
所述3DPCM单元阵列上方的所述第一键合层。
3.根据权利要求2所述的3D存储设备，其中，所述第二半导体结构包括：
在所述第一键合层上方的所述第二键合层；
在所述第二键合层上方的存储器叠层；
垂直延伸穿过所述存储器叠层的所述3DNAND存储器串阵列；以及
在所述3DNAND存储器串阵列上方并与所述3DNAND存储器串阵列接触的半导体层。
4.根据权利要求3所述的3D存储设备，还包括在所述半导体层上方的焊盘引出互连层。
5.根据权利要求3或4所述的3D存储设备，其中，所述半导体层包括多晶硅。
6.根据权利要求3或4所述的3D存储设备，其中，所述半导体层包括单晶硅。
7.根据权利要求1所述的3D存储设备，其中，所述第二半导体结构包括：
衬底；
所述衬底上方的存储器叠层；
垂直延伸穿过所述存储器叠层的所述3DNAND存储器串阵列；以及
所述存储器叠层和所述3DNAND存储器串阵列上方的所述第二键合层。
8.根据权利要求7所述的3D存储设备，其中，所述第一半导体结构包括：
在所述第二键合层上方的所述第一键合层；
在所述第一键合层上方的所述3DPCM单元阵列；
在所述3DPCM单元阵列上方的所述外围电路；以及
在所述外围电路上方并与所述外围电路接触的半导体层。
9.根据权利要求8所述的3D存储设备，还包括在所述半导体层上方的焊盘引出互连层。
10.根据权利要求1所述的3D存储设备，其中，所述外围电路包括所述NAND存储器串阵列的外围电路和所述3DPCM单元阵列的外围电路。
11.根据权利要求1-10中任一项所述的3D存储设备，其中，每个3DPCM单元包括3DXPoint存储单元。
12.根据权利要求1-11中任一项所述的3D存储设备，其中，所述第一半导体结构包括垂直位于所述第一键合层和所述3DPCM单元阵列之间的第一互连层，并且所述第二半导体结构包括垂直位于所述第二键合层和所述3DNAND存储器串阵列之间的第二互连层。
13.根据权利要求12所述的3D存储设备，其中，所述3DPCM单元阵列通过所述第一互连层和所述第二互连层以...
【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。