集成电路和半导体器件制造技术

本公开的实施例涉及集成电路和半导体器件。在一个实施例中，集成电路包括双极晶体管的行，该双极晶体管的行包括具有多个第一导电区域的第一半导体层、具有第二导电区域的第二半导体层、在第一半导体层和第二半导体层之间的共用基极、和在第一方向上延伸的多个绝缘体壁。第一导电区域通过绝缘体壁彼此分离。集成电路还包括在第二方向上延伸并与该双极晶体管的行中的每个双极晶体管接触的绝缘沟槽。导电层耦合到基极，并且导电层延伸穿过绝缘体壁并且至少部分地延伸到绝缘沟槽中。本公开的实施例能够实现晶体管密度的增加，从而增加存储器单元的密度。

Integrated circuits and semiconductor devices

【技术实现步骤摘要】
集成电路和半导体器件
本公开涉及集成电路，并且更具体地涉及双极晶体管的连接。本公开更具体地适用于形成存储器单元的阵列。
技术介绍
存储器通常采用阵列的形式，包括字线和列(或位线)。包含二进制信息的存储器单元位于字线和位线的每个交叉处。在相变存储器中，每个存储器单元包括相变材料的层，其下部部分与电阻性元件接触。相变材料是可以从结晶相转变为非晶相(反之亦然)的材料。这种转变是由传导电流的电阻性元件的温度的升高导致的。材料的非晶相与其结晶相之间的电阻差用于定义两种存储器状态，例如0和1。在相变存储器的示例中，存储器单元例如由双极晶体管控制，双极晶体管传导或不传导用于加热电阻性元件的电流。属于相同位线的存储器单元通过覆盖相变材料的导体连接，并且属于相同字线的存储器单元通过双极晶体管的基极连接在一起，例如，通过相同字线的所有晶体管共用的基极。例如，通过测量存储器单元的位线和字线之间的电阻来访问相变存储器的存储器单元的二进制信息。
技术实现思路
为了至少部分地解决对存储器单元数目的限制和其他潜在问题，本公开的实施例提本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括：/n双极晶体管的行，包括：/n多个第一导电区域；/n第二导电区域；/n共用基极，在所述第一导电区域和所述第二导电区域之间；以及/n多个绝缘体壁，在第一方向上延伸，所述第一导电区域通过所述绝缘体壁彼此分离；/n绝缘沟槽，在第二方向上延伸并且与所述双极晶体管的行中的每个双极晶体管接触；以及/n耦合到所述基极的导电层，所述导电层延伸穿过所述绝缘体壁并且至少部分地延伸到所述绝缘沟槽中。/n

【技术特征摘要】
20180406 FR 18530411.一种集成电路，其特征在于，包括：
双极晶体管的行，包括：
多个第一导电区域；
第二导电区域；
共用基极，在所述第一导电区域和所述第二导电区域之间；以及
多个绝缘体壁，在第一方向上延伸，所述第一导电区域通过所述绝缘体壁彼此分离；
绝缘沟槽，在第二方向上延伸并且与所述双极晶体管的行中的每个双极晶体管接触；以及
耦合到所述基极的导电层，所述导电层延伸穿过所述绝缘体壁并且至少部分地延伸到所述绝缘沟槽中。


2.根据权利要求1所述的集成电路，其特征在于，所述导电层包括至少部分地延伸到所述绝缘沟槽中的主导电条、以及延伸穿过所述绝缘体壁并连接到所述主导电条的多个辅导电条。


3.根据权利要求2所述的集成电路，其特征在于，所述导电条具有在从25nm至45nm的范围内的宽度，所述范围包括端值。


4.根据权利要求1所述的集成电路，其特征在于，还包括多个存储器单元，其中所述双极晶体管的行中的每个双极晶体管在使用中控制相应的存储器单元。


5.根据权利要求4所述的集成电路，其特征在于，所述存储器单元是相变存储器的存储器单元。


6.根据权利要求1所述的集成电路，其特征在于，所述导电层通过单个过孔而耦合到互连网络。


7.根据权利要求1所述的集成电路，其特征在于，所述导电层包括金属层。


8.根据权利要求1所述的集成电路，其特征在于，所述导电层包括多晶硅层。


9.根据权利要求1所述的集成电路，其特征在于，所述多个第一导电区域直接接触所述基极，并且所述基极直接接触所述第二导电区域。


...

【专利技术属性】
技术研发人员：P·波伊文，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国;FR