【技术实现步骤摘要】
包括具有反熔丝器件的至少一个存储器单元的集成电路优先权要求本申请要求2018年8月31日提交的法国专利申请号1857840的优先权，其内容在法律允许的最大程度上通过整体引用并入于此。
实施例涉及集成电路，特别地，涉及集成的反熔丝器件，并且更特别地，涉及保护集成电路免受逆向工程，例如保护存储器-存储集成电路免受通过探针进行的攻击。
技术介绍
集成电路，特别是那些设置有包含敏感信息的存储器的集成电路，必须在最大可能的程度上被保护以免受逆向工程操作的影响，特别是免受那些旨在揭露存储数据的操作的影响。存储数据可以是例如二进制信息，并且可以被存储在包含两个端子的反熔丝器件上，反熔丝器件可以处于被击穿(或者接通)状态，以代表第一二进制值，或者处于非被击穿(或者断开)状态，以代表数据的第二二进制值。可能的攻击可以通过以下方式执行，在将集成电路减薄以尽可能地接近反熔丝器件后，以便测量反熔丝器件的两个端子之间的电阻，并且以这种方式得知其状态。存在允许减薄集成电路的操作被检测到并且在已经发生减薄操...
【技术保护点】
1.一种集成电路，包括至少一个存储器单元，其中所述至少一个存储器单元包括：/n反熔丝器件，包括具有控制栅极和第二栅极的状态晶体管，其中所述第二栅极被配置为相对所述控制栅极处于浮置，以便在所述反熔丝器件上赋予非击穿状态，或者其中所述第二栅极被配置为电耦合至所述控制栅极，以便在所述反熔丝器件上赋予击穿状态。/n
【技术特征摘要】
20180831 FR 18578401.一种集成电路，包括至少一个存储器单元，其中所述至少一个存储器单元包括：
反熔丝器件，包括具有控制栅极和第二栅极的状态晶体管，其中所述第二栅极被配置为相对所述控制栅极处于浮置，以便在所述反熔丝器件上赋予非击穿状态，或者其中所述第二栅极被配置为电耦合至所述控制栅极，以便在所述反熔丝器件上赋予击穿状态。
2.根据权利要求1所述的集成电路，其中所述状态晶体管包括：
第一多晶硅区域，其中所述控制栅极包括所述第二多晶硅区域；
第二多晶硅区域，通过介电材料层与所述第一多晶硅区域分隔开，其中所述第二栅极包括所述第一多晶硅区域；以及
其中所述反熔丝器件的所述击穿状态由穿过所述介电材料层在所述第一多晶硅区域和所述第二多晶硅区域之间的电连接形成。
3.根据权利要求1所述的集成电路，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。
4.根据权利要求3所述的集成电路，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。
5.根据权利要求2所述的集成电路，进一步包括：
半导体阱，具有由掩埋半导体区域界定的底部；
绝缘的垂直电极，在所述半导体阱中，从所述半导体阱的所述上表面向下延伸到靠近所述半导体阱的所述底部的区域；
重n掺杂区域，提供在所述垂直电极和所述掩埋半导体层之间的电连续性；
其中所述垂直电极包括所述第一多晶硅区域并且形成所述第二栅极，所述状态晶体管是垂直晶体管。
6.根据权利要求5所述的集成电路，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。
7.根据权利要求6所述的集成电路，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。
8.根据权利要求1所述的集成电路，进一步包括存储器模块，所述存储器模块包括根据矩阵架构互连的多个存储器单元，其中每个存储器单元包括存取晶体管，所述存取晶体管被耦合在所述状态晶体管和由所有所述存储器单元共用的读取线之间。
9.根据权利要求8所述的集成电路，其中所述状态晶体管包括：
第一多晶硅区域，其中所述控制栅极包括所述第二多晶硅区域；
第二多晶硅区域，通过介电材料层与所述第一多晶硅区域分隔开，其中所述第二栅极包括所述第一多晶硅区域；以及
其中所述反熔丝器件的所述击穿状态由穿过所述介电材料层在所述第一多晶硅区域和所述第二多晶硅区域之间的电连接形成。
10.根据权利要求9所述的集成电路，其中多个存储器单元共享同一个所述第一多晶硅区域。
11.根据权利要求1所述的集成电路，其中所述集成...
【专利技术属性】
技术研发人员：P·弗纳拉，F·马里内特，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。