半导体存储器装置制造方法及图纸

根据一个实施例，一种半导体存储器装置包含：堆叠主体，其中多个绝缘层和多个导电层交替地堆叠在衬底上方；导柱，其穿过所述堆叠主体，同时沿所述堆叠主体的堆叠方向延伸；以及半导体层、第一绝缘层、电荷累积层和第二绝缘层，其从所述导柱依次堆叠在所述导柱的侧表面上，其中所述半导体层具有在较接近所述导柱的侧上较大且在较接近所述第一绝缘层的侧上较小的平均晶粒大小。

Semiconductor memory device

【技术实现步骤摘要】
半导体存储器装置相关申请案的交叉引用本申请案基于且要求2018年8月27日申请的日本专利申请案第2018-158694号的优先权的权益；所述申请案的全部内容以引用的方式并入本文中。
本专利技术的一个实施例大体上涉及半导体存储器装置。
技术介绍
在三维非易失性存储器中，存在沿高度方向延伸的导柱，且多个存储器单元沿导柱中的每一个的高度方向排列，以使得存储器单元共享每个导柱的侧表面上的沟道层。在三维非易失性存储器中，期望改善写入特性。
技术实现思路
一般来说，根据一个实施例，一种半导体存储器装置包含：堆叠主体，其中多个绝缘层和多个导电层交替地堆叠在衬底上方；导柱，其穿过所述堆叠主体，同时沿所述堆叠主体的堆叠方向延伸；以及半导体层、第一绝缘层、电荷累积层和第二绝缘层，其从所述导柱依次堆叠在所述导柱的侧表面上，其中所述半导体层具有在较接近所述导柱的侧较大且在较接近所述第一绝缘层的侧较小的平均晶粒大小。根据实施例，有可能改善半导体存储器装置的写入特性。附图说明图1展示沿根据实施例的半导体存储器装置的导电层中的特定一个的截面视图，以及柱状结构附近的放大视图；图2是说明沿堆叠方向的根据实施例的半导体存储器装置的截面视图，所述截面视图沿图1的线A-A'截取；图3是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图4是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图5是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图6是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图7是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图8是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图9是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；图10是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图；且图11是说明用于根据实施例的半导体存储器装置的制造工艺的工序的实例的流程图。具体实施方式下文将参考附图详细解释本专利技术。本专利技术不限于以下实施例。以下实施例中的组成元件涵盖所属领域的技术人员可容易地设想的或与其大体上等效的组成元件。接下来，将参考图1到11解释根据实施例的半导体存储器装置。[半导体存储器装置的配置实例]图1展示沿根据实施例的半导体存储器装置1的导电层25中的特定一个的截面视图，以及柱状结构50附近的放大视图。在图1中，应注意，仅说明两个位线BL。图2是说明沿堆叠方向的根据实施例的半导体存储器装置1的截面视图，所述截面视图沿图1的线A-A'截取；如图1和2中所说明，根据实施例的半导体存储器装置1形成为NAND型闪速存储器，其例如具有在半导体衬底10(例如硅衬底)上的三维结构。半导体衬底10在表面层部分中包含n阱11，并且进一步在n阱11中包含p阱12，且在p阱12中包含多个n+阱13。此处，半导体存储器装置1可形成在充当源极线的导电层上，而不是直接形成在例如半导体衬底10的衬底上。在半导体衬底10上，形成堆叠主体Lm，其中交替地堆叠多个导电层25和多个绝缘层35。导电层25中的每一个为例如W层或其类似物，且绝缘层35中的每一个为例如SiO2层或其类似物。在导电层25和绝缘层35的堆叠主体Lm中，存在在穿过堆叠主体Lm的状态下形成的多个柱状结构50。柱状结构50布置在p阱12上，在半导体衬底10的n+阱13中的两个之间的相应位置处。当以平面视图查看时，柱状结构50中的每一个形成为例如大体上圆形形状。此处，当以平面视图查看时，每个柱状结构50可形成为例如大体上椭圆形状。每个柱状结构50包含充当导柱的核心部分51。在核心部分51的侧壁上，存在在围绕核心部分51侧壁的状态下形成的多个层。从核心部分51侧依序地，这些层为充当半导体层的沟道层52、充当第一绝缘层的隧道绝缘层53、电荷累积层54，和充当第二绝缘层的阻挡绝缘层55。核心部分51由含有例如SiO2或其类似物作为主要组份的绝缘体形成。沟道层52由例如硅层或其类似物形成，电荷累积层54由例如SiN层或其类似物形成，且隧道绝缘层53和阻挡绝缘层55中的每一个由例如SiO2层或其类似物形成。此处，电荷累积层54可由导电的且围绕外部覆盖有绝缘体的浮动栅极形成。沟道层52包含至少两种类型的晶体结构不同的硅层。举例来说，沟道层52的平均晶粒大小在核心部分51侧较大，且在隧道绝缘层53侧较小。换句话说，沟道层52的结晶度在核心部分51侧较高，且在隧道绝缘层53侧较低。还可以说，在沟道层52中，核心部分51侧上的层是电阻率低于隧道绝缘层53侧上的层的电阻率的层。核心部分51侧上的沟道层52的层相比于整个沟道层52具有例如40％或更大和90％或更小，更优选地为50％或更大和80％或更小的层厚度比。此处，在沟道层52中，视具体情况，核心部分51侧上的层与隧道绝缘层53侧上的层中的任一个的晶体结构并不单一。此外，存在这些层均没有不同界面的状况。另外，例如，可通过使用纳米光束衍射方法测量沟道层52的平均晶粒大小和/或结晶度。更具体地，在沟道层52中，核心部分51侧上的层可含有大量单晶硅或多晶硅，且隧道绝缘层53侧上的层可含有大量非晶硅。或者，在沟道层52中，核心部分51侧上的层可含有大量单晶硅，且隧道绝缘层53侧上的层可含有大量非晶硅或多晶硅。半导体存储器装置1包含在导电层25和绝缘层35的堆叠主体Lm外部的导电层26，位于半导体衬底10的n+阱13上的位置处。导电层26布置成从相对侧包夹堆叠主体Lm的状态，且其主要表面面对堆叠主体Lm侧。绝缘层36插入于导电层26与堆叠主体Lm中的每一个之间。此外，半导体存储器装置1包含处于导电层25和绝缘层35的堆叠主体Lm上方的导电层27，以使得导电层27沿几乎平行于半导体衬底10的主表面的方向延伸。绝缘层34插入于导电层27与堆叠主体Lm之间。包含在每个柱状结构50中的沟道层52通过穿过绝缘层34的接点28连接到导电层27。更具体地，存在的多个导电层27中的预定导电层27连接到预定柱状结构50的沟道层52。[半导体存储器装置的功能]接下来，将再次参考图1和2解释充当三维NAND型闪速存储器的半导体存储器装置1的功能。包含在每个柱状结构50中的沟道层52、隧道绝缘层53、电荷累积层54和阻挡绝缘层55至少部分地充当非易失性存储器单元MC。存储器单元MC布置在形成堆叠结构的导电层25的高度位置处。具体地说，多个存储器单元MC沿柱状结构50的高度方向布置在每个柱状结构50上。这些存储器单元MC串联地彼此电连接，以充当存在于一个核心部分51的侧表面上的连续存储器串。堆叠导电层25的至少接触每个柱状结构50的侧表面的那些部分，连同附近存在的那些部分，充当连接到存储器单元MC的字线W本文档来自技高网...

【技术保护点】
1.一种半导体存储器装置，其包括：/n堆叠主体，其中多个绝缘层和多个导电层交替地堆叠在衬底上方；/n导柱，其穿过所述堆叠主体，同时沿所述堆叠主体的堆叠方向延伸；以及/n半导体层、第一绝缘层、电荷累积层和第二绝缘层，其从所述导柱依次堆叠在所述导柱的侧表面上，/n其中所述半导体层具有在较接近所述导柱的侧上较大且在较接近所述第一绝缘层的侧上较小的平均晶粒大小。/n

【技术特征摘要】
20180827 JP 2018-1586941.一种半导体存储器装置，其包括：
堆叠主体，其中多个绝缘层和多个导电层交替地堆叠在衬底上方；
导柱，其穿过所述堆叠主体，同时沿所述堆叠主体的堆叠方向延伸；以及
半导体层、第一绝缘层、电荷累积层和第二绝缘层，其从所述导柱依次堆叠在所述导柱的侧表面上，
其中所述半导体层具有在较接近所述导柱的侧上较大且在较接近所述第一绝缘层的侧上较小的平均晶粒大小。


2.根据权利要求1所述的半导体存储器装置，其中所述半导体层具有在较接近所述导柱的侧上较高且在较接近所述第一绝缘层的侧上较低的结晶度。


3.根据权利要求1所述的半导体存储器装置，其中所述半导体层在较接近所述导柱的侧上含有单晶硅或多晶硅，且在较接近所述第一绝缘层的侧上含有非晶硅。


4.根据权利要求1所述的半导体存储器装置，其中所述半导体层在较接近所述导柱的侧上含有单晶硅，且在较接近所述第一绝缘层的侧上含有非晶硅或多晶硅。


5.根据权利要求1所述的半导体存储器装置，其中所述半导体层在较接近所述导柱的侧上含有单晶硅，且在较接近所述第一绝缘层的侧上含有非晶硅。


6.根据权利要求1所述的半导体存储器装置，其中所述半导体层在较接近所述导柱的侧上含有单晶硅，且在较接近所述第一绝缘层的侧上含有多晶硅。


7.根据权利要求1所述的半导体存储器装置，其中所述半导体层在较接近所述导柱的侧上含有多晶硅，且在较接近所述第一绝缘层的侧上含有非晶硅。


8.根据权利要求1所述的半导体存储器装置，其中所述平均晶粒大小较大的所述半导体层的部分相比于所述半导体层的整个厚度具有40％或更大以及90％或更小的厚度。


9.根据权利要求1所述的半导体存储器装置，其中所述平均晶粒大小较大的所述半导体层的部分相比于所述半导体层的整个厚度具有50％或更大以及80％或更小的厚度。

【专利技术属性】
技术研发人员：松下大介，嘉义唯，藤岛达也，宍户将之，城户望，梶野智规，久下宣仁，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP