三维半导体装置制造方法及图纸

提供了三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；竖直沟道结构，在上基底上的第一区中穿过堆叠结构；第一竖直支撑结构，在上基底上的第二区中穿过堆叠结构；以及内部外围接触结构，穿过堆叠结构和上基底并且电连接到内部外围垫部，其中，第一竖直支撑结构的上表面设置在与竖直沟道结构的上表面不同的水平上并且与内部外围接触结构的上表面共面。

Three dimensional semiconductor device

【技术实现步骤摘要】
三维半导体装置本申请要求于2018年7月17日在韩国知识产权局提交的第10-2018-0082973号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
本公开涉及一种半导体装置，更具体地，涉及一种包括竖直沟道结构和竖直支撑结构的三维半导体装置。
技术介绍
为了增强产品的价格竞争力，对于半导体装置的集成度的改善的需求日益增长。为了改善半导体装置的集成度，已经开发了栅极堆叠在与基底垂直的方向上的三维半导体装置。然而，会随着堆叠的栅极的数量的增加而出现不期望的问题。
技术实现思路
本专利技术构思的一方面是提供一种能够改善集成度的三维半导体装置。根据一些方面，公开针对一种三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；竖直沟道结构，在上基底上的第一区中穿过堆叠结构；第一竖直支撑结构，在上基底上的第二区中穿过堆叠结构；以及内部外围接触结构，穿过堆叠结构和上基底，并且电连接到内部外围垫部，其中，第一竖直支撑结构的上表面设置在与竖直沟道结构的上表面不同的竖直水平上，并且与内部外围接触结构的上表面共面。根据一些方面，公开针对一种三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案；分离结构，设置在上基底上，并且穿过堆叠结构；竖直沟道结构，设置在上基底上，并且穿过堆叠结构；竖直支撑结构，设置在上基底上，并且穿过堆叠结构；以及外围接触结构，依次穿过堆叠结构和上基底并且从堆叠结构和上基底依次向下延伸，并且接触内部外围垫部，其中，竖直沟道结构包括与构成竖直支撑结构的材料层不同的材料层，其中，外围接触结构的上表面和竖直支撑结构的上表面位于比竖直沟道结构的上表面高的水平上。根据一些方面，公开针对一种三维半导体装置，所述三维半导体装置包括：外围电路结构，设置在下基底上并且包括内部外围垫部；上基底，设置在外围电路结构上；堆叠结构，设置在上基底上并且包括栅极水平图案，其中，栅极水平图案在上基底上的第一区中堆叠在与上基底的上表面垂直的竖直方向上同时彼此分隔开，在与上基底的上表面平行的水平方向上从第一区纵长地延伸，并且包括以阶梯方式布置在上基底上的第二区中的垫区；分离结构，设置在上基底上，横越第一区和第二区并且穿过堆叠结构；竖直沟道结构，设置在上基底上的第一区中，并且穿过分离结构之间的堆叠结构；竖直支撑结构，设置在上基底上的第二区中，并且穿过分离结构之间的堆叠结构；以及外围接触结构，接触内部外围垫部，向上延伸并且顺序地穿过上基底和堆叠结构，其中，分离结构、外围接触结构和竖直支撑结构的上表面位于比竖直沟道结构的上表面高的水平上。附图说明通过下面结合附图进行的详细描述，将更清楚地理解公开的实施例的上述和其它方面、特征和优点，在附图中：图1A是根据示例性实施例的半导体装置的示意性框图；图1B是概念性地示出根据实施例的半导体装置的存储器阵列区的电路图；图2A至图3D是示出根据示例性实施例的三维半导体装置的视图；图4A是图3C中的部分“A”的局部放大图；图4B是示出根据示例性实施例的三维半导体装置的一些组件的剖视图；图4C是概念性地示出根据示例性实施例的三维半导体装置的一些组件的剖视图；图5是示出根据示例性实施例的三维半导体装置的修改实施例的剖视图；图6和图7是示出根据示例性实施例的三维半导体装置的修改实施例的视图；图8至图9B是示出根据示例性实施例的三维半导体装置的修改实施例的视图；图10是示出根据示例性实施例的三维半导体装置的修改实施例的剖视图；图11至图12B是示出根据示例性实施例的三维半导体装置的修改实施例的视图；图13是示出根据示例性实施例的三维半导体装置的修改实施例的剖视图；图14A至图23B是示出根据示例性实施例的形成三维半导体装置的方法的示例性实施例的剖视图；图24至图26B是示出根据示例性实施例的用于形成三维半导体装置的方法的修改实施例的剖视图；图27是示出根据示例性实施例的用于形成三维半导体装置的方法的修改实施例的剖视图。具体实施方式在下文中，将参照附图描述示例实施例。将参照图1A描述根据实施例的半导体装置的示例性实施例。图1A是根据实施例的半导体装置的示意性框图。参照图1A，根据实施例的半导体装置1可包括存储器阵列区MA、行解码器3、页缓冲器4、列解码器5和控制电路6。存储器阵列区MA可包括存储器块BLK。存储器阵列区MA可包括以多个行和列布置的存储器单元。包括在存储器阵列区MA中的存储器单元可包括字线WL、至少一条共源极线CSL、串选择线SSL、至少一条地选择线GSL等，并且可通过位线BL电连接到页缓冲器4和列解码器5。在一个实施例中，在存储器单元之中，沿同一行布置的存储器单元可连接到同一字线WL，沿同一列布置的存储器单元可连接到同一位线BL。行解码器3可共同连接到存储器块BLK，并且可将驱动信号提供到根据块选择信号选择的存储器块BLK的字线WL。例如，行解码器3可从外部源接收地址信息ADDR并且对接收的地址信息ADDR进行解码以确定将供应到与存储器块BLK电连接的字线WL、共源极线CSL、串选择线SSL和地选择线GSL中的至少一部分的电压。页缓冲器4可通过位线BL电连接到存储器阵列区MA。页缓冲器4可连接到根据从列解码器5解码的地址而选择的位线BL。页缓冲器4可根据操作模式来临时地存储将存储在存储器单元中的数据，或者读出存储在存储器单元中的数据。例如，页缓冲器4可在编程操作模式中操作为写入驱动器电路，并且在读取操作模式中操作为读出放大器电路。页缓冲器4可从控制逻辑接收电力(例如，电压或电流)，并且可将其提供至选择的位线BL。列解码器5可提供页缓冲器4与外部装置(例如，存储器控制器)之间的数据传输路径。列解码器5可对外部输入的地址进行解码以选择位线BL中的一条。列解码器5可共同连接到存储器块BLK，并且可根据块选择信号将数据信息提供到选择的存储器块BLK的位线BL。控制电路6可控制半导体装置1的全部操作。控制电路6可接收控制信号和外部电压，并且可根据接收的控制信号来操作。控制电路6可包括使用外部电压来产生内部操作所需的电压(例如，编程电压、读取电压、擦除电压等)的电压发生器。控制电路6可响应于控制信号来控制读取、写入和/或擦除操作。将参照图1B来描述布置在图1A中描述的半导体装置1的存储器阵列区(例如，图1A中的存储器阵列区MA)中的电路的示例性实施例。图1B是概念性地示出根据实施例的半导体装置的存储器阵列区(例如，图1A中的存储器阵列区MA)的电路图。参照图1A和图1B，根据示例性实施例的半导体装置可包括共源极线CSL本文档来自技高网...

【技术保护点】
1.一种三维半导体装置，所述三维半导体装置包括：/n外围电路结构，设置在下基底上并且包括内部外围垫部；/n上基底，设置在所述外围电路结构上；/n堆叠结构，设置在所述上基底上并且包括栅极水平图案；/n竖直沟道结构，在所述上基底上的第一区中穿过所述堆叠结构；/n第一竖直支撑结构，在所述上基底上的第二区中穿过所述堆叠结构；以及/n内部外围接触结构，穿过所述堆叠结构和所述上基底，并且电连接到所述内部外围垫部，/n其中，所述第一竖直支撑结构的上表面设置在与所述竖直沟道结构的上表面不同的竖直水平上，并且与所述内部外围接触结构的上表面共面。/n

【技术特征摘要】
20180717 KR 10-2018-00829731.一种三维半导体装置，所述三维半导体装置包括：
外围电路结构，设置在下基底上并且包括内部外围垫部；
上基底，设置在所述外围电路结构上；
堆叠结构，设置在所述上基底上并且包括栅极水平图案；
竖直沟道结构，在所述上基底上的第一区中穿过所述堆叠结构；
第一竖直支撑结构，在所述上基底上的第二区中穿过所述堆叠结构；以及
内部外围接触结构，穿过所述堆叠结构和所述上基底，并且电连接到所述内部外围垫部，
其中，所述第一竖直支撑结构的上表面设置在与所述竖直沟道结构的上表面不同的竖直水平上，并且与所述内部外围接触结构的上表面共面。


2.根据权利要求1所述的三维半导体装置，
其中，所述栅极水平图案在所述上基底上的所述第一区中堆叠在与所述上基底的上表面垂直的竖直方向上同时彼此分隔开，在与所述上基底的所述上表面平行的水平方向上从所述第一区纵长地延伸，并且包括以阶梯方式布置在所述上基底上的所述第二区中的垫区，
其中，所述竖直沟道结构在所述第一区中穿过所述栅极水平图案，
其中，所述第一竖直支撑结构在所述第二区中穿过所述栅极水平图案。


3.根据权利要求2所述的三维半导体装置，其中，所述内部外围接触结构设置在所述第二区中。


4.根据权利要求2所述的三维半导体装置，其中，所述内部外围接触结构设置在所述第一区中。


5.根据权利要求1所述的三维半导体装置，
其中，所述内部外围接触结构包括导电柱以及围绕所述导电柱的侧表面的接触间隔件，
其中，所述接触间隔件和所述第一竖直支撑结构包括相同的绝缘材料。


6.根据权利要求1所述的三维半导体装置，其中，所述第一竖直支撑结构的上表面与所述上基底的上表面之间的距离大于所述竖直沟道结构的所述上表面与所述上基底的所述上表面之间的距离。


7.根据权利要求1所述的三维半导体装置，所述三维半导体装置还包括：
第二竖直支撑结构，穿过所述堆叠结构，
其中，所述第二竖直支撑结构的上表面设置在与所述第一竖直支撑结构的所述上表面不同的竖直水平上，
其中，所述第二竖直支撑结构和所述竖直沟道结构具有彼此相同的宽度，
其中，当在平面图中观看时，所述第一竖直支撑结构的平面形状与所述第二竖直支撑结构的平面形状不同。


8.根据权利要求1所述的三维半导体装置，其中，所述第一竖直支撑结构包括第一部分以及从所述第一部分的上表面的中间部分在向下方向上延伸的第二部分，所述第二部分由与所述第一部分不同的材料形成。


9.根据权利要求1所述的三维半导体装置，所述三维半导体装置还包括：
第一通过区，穿过所述上基底；以及
第二通过区，穿过所述堆叠结构，
其中，所述内部外围接触结构穿过所述第一通过区和所述第二通过区。


10.根据权利要求9所述的三维半导体装置，其中，所述第二通过区是氧化硅柱。


11.根据权利要求9所述的三维半导体装置，
其中，所述堆叠结构还包括与所述栅极水平图案交替地堆叠的层间绝缘层，
其中，所述第二通过区包括交替堆叠的第一层和第二层，
其中，所述第一层中的每个的厚度与所述层间绝缘层中的每个的厚度相同，
其中，所述第一层由与所述层间绝缘层相同的材料形成，
其中，所述第二层由与所述栅极水平图案不同的材料形成。


12....

【专利技术属性】
技术研发人员：杨韩光，孙龙勋，康文综，权赫镐，安圣洙，李昭润，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR