三维存储器结构及其制备方法技术

本发明专利技术提供一种三维存储器结构及其制备方法，制备方法包括如下步骤：提供半导体衬底，形成叠层结构，并于叠层结构中形成沟道孔，形成功能侧壁层，形成沟道层，形成栅极间隙，去除所述牺牲层形成牺牲间隙；于牺牲间隙内形成栅极层；以及于形成有栅极层的叠层结构上制备绝缘盖层，且绝缘盖层与栅极间隙形成间隙腔。通过上述方案，本发明专利技术在栅极间隙中制备间隙腔，进一步在间隙腔内壁制备包覆栅极层的漏电材料抑制层，从而可以有利于栅极漏电流的减小，并减小材料制备所带来的应力，进而减小整个器件结构的应力，采用背面刻蚀等工艺制备背面连接引出区，从背面连线实现与正面连线响应的功能。

Three dimensional memory structure and its preparation

【技术实现步骤摘要】
三维存储器结构及其制备方法
本专利技术属于半导体设计及制造领域，特别是涉及一种三维存储器结构及其制备方法。
技术介绍
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器结构应运而生，三维存储器结构可以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3DNAND存储器，现有的3DNAND闪存的制备工艺主要包括：首先形成由牺牲层及栅间介质层交替叠置的叠层结构，然后再将所述牺牲层去除并填充形成栅极层以得到3DNAND闪存，随着工艺的发展，为了实现更高的存储密度，3DNAND闪存中堆叠的层数也需随之显著增加，如由32层发展到64层，再到96层甚至128层等，然而，随着3DNAND闪存中堆叠的层数的增加，其制程难度随着增大，孔的深宽比(AR)越来越大，刻蚀难度增大，孔内材料传统的注入沉积等工艺技术难度增大，栅极间隙的特征尺寸(CD)较大，沟道孔的中心与栅极间隙的距离减小，导致栅极层(GL)与源极线结构(ACS，ARRAYCOMMENSOURCELINE)之间的漏电流增大，即栅极层与栅极间隙填充结构之间的漏电流增大。因此，如何提供一种三维存储器结构及制备方法，以解决现有技术上述问题实属必要。
技术实现思路
>鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种三维存储器结构及制备方法，用于解决现有技术中制程层数增加导致的栅极与源极线之间的漏电流增大等问题。为实现上述目的及其他相关目的，本专利技术提供一种三维存储器结构的制备方法，所述制备方法包括如下步骤：提供半导体衬底；于所述半导体衬底上形成叠层结构，并于所述叠层结构中形成沟道孔，所述叠层结构包括交替叠置的牺牲层及绝缘介质层，所述沟道孔贯穿所述叠层结构；于所述沟道孔的内壁上形成功能侧壁层，于所述功能侧壁层表面形成沟道层；于所述叠层结构内形成栅极间隙，所述栅极间隙与所述沟道孔之间具有间距，基于所述栅极间隙去除所述牺牲层，以形成牺牲间隙；于所述牺牲间隙内形成栅极层；以及于形成有所述栅极层的所述叠层结构上制备绝缘盖层，且所述绝缘盖层与所述栅极间隙形成间隙腔。可选地，于所述牺牲间隙内形成所述栅极层之后包括步骤：基于所述栅极间隙对其周围的所述栅极层进行回刻，以于所述栅极间隙外围形成若干个与所述栅极间隙连通的凹槽区域。可选地，制备所述绝缘盖层之前还包括步骤：于所述栅极间隙的内壁上形成漏电流抑制层，其中，所述漏电流抑制层同时还形成于所述凹槽区域的内壁上。可选地，所述漏电流抑制层包括高介电常数介质层。可选地，采用物理气相沉积工艺制备所述绝缘盖层；所述绝缘盖层的材料包括氧化硅及氮化硅中的至少一种。可选地，形成所述沟道孔之后还包括步骤：于所述沟道孔的内壁上形成高介电常数介质层，其中，所述功能侧壁层形成于所述高介电常数介质层表面，所述沟道层形成于所述功能侧壁层表面。可选地，形成所述沟道层之后还包括步骤：形成所述沟道层之后还包括步骤：于所述沟道孔中形成填充绝缘层，并于所述填充绝缘层上制备连接块，且所述连接块的侧缘与所述沟道层相接触，所述绝缘盖层与所述连接块上表面、所述沟道层上表面、所述功能侧壁层上表面以及所述高介电常数介质层上表面相接触。可选地，所述三维存储器结构的制备方法还包括于所述半导体衬底上制备底部叠层结构以及于所述沟道孔对应的所述半导体衬底中制备底部外延层的步骤，所述叠层结构形成于所述底部叠层结构上，所述底部外延层延伸至所述底部叠层结构中，所述三维存储器结构的制备方法还包括基于所述底部叠层结构于所述底部外延层的外壁上形成侧壁保护层的步骤。可选地，所述沟道孔包括N个上下连通设置的子沟道孔，所述叠层结构包括在垂直于所述半导体衬底表面的方向上依次堆叠的N个子叠层结构，各所述子叠层结构与各所述子沟道孔一一对应，其中，N为大于等于2的整数，形成所述沟道孔及所述叠层结构的方法包括：于所述半导体衬底上形成第一子叠层结构；于所述第一子叠层结构中形成贯穿所述第一子叠层结构的第一子沟道孔；于所述第一子栅极间隙中填充第一填孔牺牲层；于形成有所述第一填孔牺牲层的所述第一子叠层结构上形成第二子叠层结构，并于所述第二子叠层结构中形成贯穿所述第二子叠层结构的第二子沟道孔；于所述第二子栅极间隙中形成第二填孔牺牲层；继续在所述半导体衬底上形成后续子叠层结构、子沟道孔及填孔牺牲层，直到形成第N子叠层结构、第N子沟道孔及第N-1填孔牺牲层，使得顶部的子沟道孔显露下层的子栅极间隙中的填孔牺牲层，其中，当所述栅极间隙包括两个所述子沟道孔时，所述第二栅极间隙中不进行填充；以及基于顶部的子沟道孔去除各填孔牺牲层，得到所述沟道孔及所述叠层结构。可选地，形成所述绝缘盖层之后还包括步骤：将形成有所述绝缘盖层的结构倒置，以于所述栅极间隙底部对应的所述半导体衬底中形成连接引出区。可选地，形成所述连接引出区的步骤包括：于所述栅极间隙底部对应的所述半导体衬底中形成引出槽体，并于所述引出槽体的内壁上制备接触层，于所述接触层表面形成导电层，所述导电层填充所述引出槽体。本专利技术还提供一种三维存储器结构，所述三维存储器结构优选采用本专利技术提供的所述三维存储器结构制备方法制备得到，所述三维存储器结构包括：半导体衬底；以及堆叠结构，形成于所述半导体衬底上，所述堆叠结构中形成有沟道孔及栅极间隙，所述堆叠结构包括交替叠置的栅极层及绝缘介质层，所述沟道孔及所述栅极间隙均贯穿所述堆叠结构，且所述沟道孔与所述栅极间隙之间具有间距；功能侧壁层及沟道层，所述功能侧壁层形成于所述沟道孔内壁上，所述沟道层形成于所述功能侧壁层表面；以及绝缘盖层，形成于所述堆叠结构上，且所述绝缘盖层与所述栅极间隙形成间隙腔。可选地，所述三维存储器结构还包括若干个凹槽区域，所述凹槽区域至少位于相邻的所述绝缘介质层之间，所述凹槽区域与所述栅极层相接触且与所述栅极间隙相连通。可选地，所述三维存储器结构还包括漏电流抑制层，所述漏电流抑制层形成于所述栅极间隙内壁上，且所述漏电流抑制层同时还形成于所述凹槽区域的内壁上。可选地，所述漏电流抑制层包括高介电常数介质层。可选地，所述三维存储器结构还包括高介电常数介质层，其中，述高介电常数介质层形成于所述沟道孔的内壁上，所述功能侧壁层形成于所述高介电常数介质层表面，所述沟道层形成于所述功能侧壁层表面。可选地，所述三维存储器结构还包括填充绝缘层及连接块，所述填充绝缘层形成于所述沟道层表面，并填充于所述沟道孔中，所述连接块位于所述填充绝缘层上，所述连接块的侧缘与所述沟道层相接触，所述绝缘盖层与所述连接块上表面、所述沟道层上表本文档来自技高网...

【技术保护点】
1.一种三维存储器结构的制备方法，其特征在于，所述制备方法包括如下步骤：/n提供半导体衬底；/n于所述半导体衬底上形成叠层结构，并于所述叠层结构中形成沟道孔，所述叠层结构包括交替叠置的牺牲层及绝缘介质层，所述沟道孔贯穿所述叠层结构；/n于所述沟道孔的内壁上形成功能侧壁层，于所述功能侧壁层表面形成沟道层；/n于所述叠层结构内形成栅极间隙，所述栅极间隙与所述沟道孔之间具有间距；/n基于所述栅极间隙去除所述牺牲层，以形成牺牲间隙；/n于所述牺牲间隙内形成栅极层；以及/n于形成有所述栅极层的所述叠层结构上制备绝缘盖层，且所述绝缘盖层与所述栅极间隙形成间隙腔。/n

【技术特征摘要】
1.一种三维存储器结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成叠层结构，并于所述叠层结构中形成沟道孔，所述叠层结构包括交替叠置的牺牲层及绝缘介质层，所述沟道孔贯穿所述叠层结构；
于所述沟道孔的内壁上形成功能侧壁层，于所述功能侧壁层表面形成沟道层；
于所述叠层结构内形成栅极间隙，所述栅极间隙与所述沟道孔之间具有间距；
基于所述栅极间隙去除所述牺牲层，以形成牺牲间隙；
于所述牺牲间隙内形成栅极层；以及
于形成有所述栅极层的所述叠层结构上制备绝缘盖层，且所述绝缘盖层与所述栅极间隙形成间隙腔。


2.根据权利要求1所述的三维存储器结构的制备方法，其特征在于，于所述牺牲间隙内形成所述栅极层之后还包括步骤：基于所述栅极间隙对其周围的所述栅极层进行回刻，以于所述栅极间隙外围形成若干个与所述栅极间隙连通的凹槽区域。


3.根据权利要求2所述的三维存储器结构的制备方法，其特征在于，制备所述绝缘盖层之前还包括步骤：于所述栅极间隙的内壁上形成漏电流抑制层，其中，所述漏电流抑制层同时还形成于所述凹槽区域的内壁上。


4.根据权利要求3所述的三维存储器结构的制备方法，其特征在于，所述漏电流抑制层包括高介电常数介质层。


5.根据权利要求1所述的三维存储器结构的制备方法，其特征在于，采用物理气相沉积工艺制备所述绝缘盖层；所述绝缘盖层的材料包括氧化硅及氮化硅中的至少一种。


6.根据权利要求1所述的三维存储器结构的制备方法，其特征在于，形成所述沟道孔之后还包括步骤：于所述沟道孔的内壁上形成高介电常数介质层，其中，所述功能侧壁层形成于所述高介电常数介质层表面，所述沟道层形成于所述功能侧壁层表面。


7.根据权利要求6所述的三维存储器结构的制备方法，其特征在于，形成所述沟道层之后还包括步骤：于所述沟道孔中形成填充绝缘层，并于所述填充绝缘层上制备连接块，且所述连接块的侧缘与所述沟道层相接触，所述绝缘盖层与所述连接块上表面、所述沟道层上表面、所述功能侧壁层上表面以及所述高介电常数介质层上表面相接触。


8.根据权利要求1所述的三维存储器结构的制备方法，其特征在于，所述三维存储器结构的制备方法还包括于所述半导体衬底上制备底部叠层结构以及于所述沟道孔对应的所述半导体衬底中制备底部外延层的步骤，所述叠层结构形成于所述底部叠层结构上，所述底部外延层延伸至所述底部叠层结构中，其中，所述三维存储器结构的制备方法还包括基于所述底部叠层结构于所述底部外延层的外壁上形成侧壁保护层的步骤。


9.根据权利要求1所述的三维存储器结构的制备方法，其特征在于，所述沟道孔包括N个上下连通设置的子沟道孔，所述叠层结构包括在垂直于所述半导体衬底表面的方向上依次堆叠的N个子叠层结构，各所述子叠层结构与各所述子沟道孔一一对应，其中，N为大于等于2的整数，形成所述沟道孔及所述叠层结构的方法包括：
于所述半导体衬底上形成第一子叠层结构；
于所述第一子叠层结构中形成贯穿所述第一子叠层结构的第一子沟道孔；
于所述第一子栅极间隙中填充第一填孔牺牲层；
继续在所述半导体衬底上形成后续子叠层结构、子沟道孔及填孔牺牲层，直到形成第N子叠层结构、第N子沟道孔及第N-1填孔牺牲层，使得顶部的子沟道孔显露下层的子栅极间隙中的...

【专利技术属性】
技术研发人员：左明光，张坤，熊少游，周烽，宋锐，曾海，詹侃，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42