半导体结构的制作方法技术

本发明专利技术提供一种半导体结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成两个以上间隔的栅极结构；形成第一氧化硅层，所述第一氧化硅层覆盖相邻的所述栅极结构之间的沟槽的侧壁和底部；对所述控制栅执行金属硅化工艺；对所述第一氧化硅层执行减薄工艺；形成第二氧化硅层，所述第二氧化硅层密封所述沟槽并形成空气隙。与现有技术相比，由于在利用所述第二氧化硅层对沟槽进行密封以形成空气隙之前，对形成在沟槽中的所述第一氧化硅层执行了减薄工艺，因此，可使得最终形成的空气隙在宽度和高度上均能得以增大，从而能够满足标准。

Fabrication method of semiconductor structure

【技术实现步骤摘要】
半导体结构的制作方法
本专利技术涉及半导体
，特别涉及一种半导体结构的制作方法。
技术介绍
随着NAND闪存单元物理尺寸的缩小，相邻两个闪存单元之间的串扰越来越严重。为了解决这个问题，在存储单元之间制备空气隙(airgap)是很有效的减小串扰的方法，在目前主流的NAND闪存芯片中均采用了空气隙的结构。闪存单元的控制栅多晶硅层在完成最后的刻蚀后，需要在栅极侧壁生长一层氧化硅保护底部的浮栅，防止其在后续的金属硅化工艺中被硅化消耗。一般的，控制栅的制程采用自对准双重成像工艺(Self-alignedDoublePatterning，SADP)，形成的控制栅多晶硅层不可避免地存在奇偶效应，控制栅间沟槽宽度存在奇偶差异，这就导致沟槽宽度小的地方，两侧侧壁在沉积氧化硅后间距更小，甚至在沟槽底部连接在一起，填满沟槽底部，导致后续形成的空气隙在宽度和高度上不能满足标准。
技术实现思路
本专利技术的目的在于提供一种半导体结构的制作方法，以解决栅极结构的空气隙在宽度和高度上无法满足标准的问题。为解决上述技术问题，本专利技术本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：/n提供半导体衬底，在所述半导体衬底上形成两个以上间隔的栅极结构，所述栅极结构包括自下而上依次堆叠的浮栅、介质层及控制栅；/n形成第一氧化硅层，所述第一氧化硅层覆盖相邻的所述栅极结构之间的沟槽的侧壁和底部；/n对所述控制栅执行金属硅化工艺；/n对所述第一氧化硅层执行减薄工艺；/n形成第二氧化硅层，所述第二氧化硅层密封所述沟槽并形成空气隙。/n

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成两个以上间隔的栅极结构，所述栅极结构包括自下而上依次堆叠的浮栅、介质层及控制栅；
形成第一氧化硅层，所述第一氧化硅层覆盖相邻的所述栅极结构之间的沟槽的侧壁和底部；
对所述控制栅执行金属硅化工艺；
对所述第一氧化硅层执行减薄工艺；
形成第二氧化硅层，所述第二氧化硅层密封所述沟槽并形成空气隙。


2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述减薄工艺为SiCoNi刻蚀工艺。


3.如权利要求1或2所述的半导体结构的制作方法，其特征在于，执行所述减薄工艺减薄的所述第一氧化硅层的厚度为


4.如权利要求2所述的半导体结构的制作方法，其特征在于，所述SiCoNi刻蚀工艺的压力为3Torr～10Torr，刻蚀温度为25℃～50℃,等离子体功率为20W～40W，NF3流量为4sccm～10sccm，NH3流量为60sccm～120sccm，He流量为200sccm～300sccm,升华温度大于100℃。

【专利技术属性】
技术研发人员：乔振杰，王平，张志刚，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31