用于人工神经网络的差分非易失性存储器单元制造技术

本发明专利技术题为“用于人工神经网络的差分非易失性存储器单元”。非易失性存储器阵列架构用于实现神经网络(BNN)的用途允许在所述存储器阵列内执行矩阵乘法和累加。用于存储神经网络的权重的单位突触由两个单独存储器单元的差分存储器单元形成，诸如具有可编程电阻的存储器单元，每个存储器单元连接在字线对中的对应一者与共享位线之间。将输入作为具有电压值的模式施加在连接到所述单位突触的字线对上，以通过确定所述共享位线上的电压电平来执行所述输入与所述权重的乘法。此类乘法的结果由感测放大器来确定，且所述结果由累积电路进行累加。

Differential nonvolatile memory unit for artificial neural networks

【技术实现步骤摘要】
用于人工神经网络的差分非易失性存储器单元专利技术人：Pi-FengChiuWonHoChoiWenMaMartinLueker-Boden相关申请的交叉引用本申请要求于2018年7月24日提交的美国临时专利申请号62/702,713的优先权，并且与均于2019年3月28日提交的美国专利申请号16/368,441和16/368,347相关，所有这些专利均以引用方式并入本文。
技术介绍
人工神经网络越来越多地用于人工智能和机器学习应用中。在人工神经网络中，将一组输入通过一个或多个中间层或隐藏层传播以生成输出。通过多组权重来连接将输入连接到输出的各层，该多组权重是在训练或学习阶段中通过以下方式生成的：确定用于将输入转换成输出的一组数学变换，移动通过所述层，计算每个输出的概率。一旦确立了权重，就可以在推理阶段使用该权重来根据一组输入确定输出。虽然此类神经网络可以提供高度准确的结果，但是它们是计算极其密集的，并且在从存储器中读取连接不同层的权重并将所述权重传输到处理单元的处理单元中所涉及的数据传输可能相当密集。附本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n非易失性存储器单元阵列，所述非易失性存储器单元阵列包括第一位线、多个字线对和多个非易失性存储器单元对，字线对的每个字线由对应存储器单元对的所述存储器单元之一连接到所述第一位线；/n一个或多个控制电路，所述一个或多个控制电路连接到所述非易失性存储器单元阵列，所述一个或多个控制电路被配置为：/n接收一个或多个二进制输入；/n向所述多个字线对的对应一个或多个选定字线对施加一个或多个电压模式，每个电压模式对应于所述二进制输入之一，所述二进制输入的第一值对应于所述选定字线对中的第一字线上的高电压电平和所述字线对中的第二字线上的低电压电平，并且所述二进制输入的第二值对应于所述选定字...

【技术特征摘要】
20180724 US 62/702,713;20190507 US 16/405,1781.一种装置，包括：
非易失性存储器单元阵列，所述非易失性存储器单元阵列包括第一位线、多个字线对和多个非易失性存储器单元对，字线对的每个字线由对应存储器单元对的所述存储器单元之一连接到所述第一位线；
一个或多个控制电路，所述一个或多个控制电路连接到所述非易失性存储器单元阵列，所述一个或多个控制电路被配置为：
接收一个或多个二进制输入；
向所述多个字线对的对应一个或多个选定字线对施加一个或多个电压模式，每个电压模式对应于所述二进制输入之一，所述二进制输入的第一值对应于所述选定字线对中的第一字线上的高电压电平和所述字线对中的第二字线上的低电压电平，并且所述二进制输入的第二值对应于所述选定字线对中的所述第一字线上的所述低电压电平和所述字线对中的所述第二字线上的所述高电压电平；并且
响应于向所述对应一个或多个选定字线对施加所述一个或多个电压模式而确定所述第一位线上的电压电平。


2.根据权利要求1所述的装置，其中所述一个或多个二进制输入是多个二进制输入，并且所述一个或多个控制电路被进一步配置为：
相继地施加所述对应多个电压模式；
响应于相继地向所述对应选定字线对施加所述电压模式而确定所述第一位线上的所述电压电平；并且
将响应于向所述对应选定字线对施加所述电压模式而对所述第一位线上的电压电平进行的顺序确定的结果累加。


3.根据权利要求1所述的装置，其中所述一个或多个二进制输入是多个二进制输入，并且所述一个或多个控制电路被进一步配置为：
同时施加所述对应多个电压模式中的多个电压模式；并且
响应于同时向所述对应选定字线对施加所述电压模式而将所述第一位线上的所述电压电平确定为多位值。


4.根据权利要求1所述的装置，其中所述一个或多个控制电路被进一步配置为：
在向所述一个或多个选定字线对施加与所述一个或多个电压模式相对应的所述电压模式的同时，将非选定字线对的两个字线设定为浮动。


5.根据权利要求1所述的装置，其中所述非易失性存储器单元以二进制格式存储数据。


6.根据权利要求1所述的装置，其中所述非易失性存储器单元以多级格式存储数据。


7.根据权利要求1所述的装置，其中所述存储器单元是单片三维半导体存储器设备的一部分，其中所述存储器单元被布置在基板上方的多个物理级中。


8.根据权利要求7所述的装置，其中所述非易失性存储器单元阵列根据交叉点架构来形成。


9.根据权利要求1所述的装置，其中所述非易失性存储器单元包括与可编程电阻串联连接的晶体管。


10.根据权利要求1所述的装置，其中所述非易失性存储器单元包括与可编程电阻串联连接的开关。


11.根据权利要求1所述的装置，其中所述非易失性存储器单元包括基于相变存储器(PCM)的存储器单元。


12.根据权利要求1所述的装置，其中所述非易失性存储器单元包括基于相位电阻式随机存取存储器(ReRAM)的存储器单元。


13.根据权利要求1所述的装置，其中所述非易失性存储器...

【专利技术属性】
技术研发人员：P·F·邱，W·H·崔，马雯，M·卢克博登，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国;US