放电速率依赖可塑性结构及实现方法技术

本发明专利技术提供了一种放电速率依赖可塑性结构及实现方法，包括突触前神经元PRE、突触后神经元POST和SRDP电子突触，所述SRDP电子突触包括四个MOS晶体管和一个双极开关RRAM；其中四个所述MOS晶体管用符号分别表示为M1、M2、M3、M4，所述M1和M2为一组构成M1/M2分支、所述M3和M4为一组构成M3/M4分支，所述M1/M2与M3/M4并联；所述M1/M2、M3/M4、突触后神经元POST及双极开关RRAM相互串联。本发明专利技术能够实现放电时间的可塑性；可以在神经网络层面上演示了无监督学习，证明支持了匹配人脑学习能力的混合CMOS/RRAM集成电路的可行性。

Discharge rate dependent plasticity structure and its implementation

【技术实现步骤摘要】
放电速率依赖可塑性结构及实现方法
本专利技术属于神经网络和类脑计算领域，具体的涉及一种放电速率依赖可塑性结构及实现方法。
技术介绍
在硬件中，模拟大脑的认知过程是对于多个领域的重大挑战，认知硬件系统的一个关键要素是通过生物现实可塑性规则学习的能力并结合可扩展能力，以实现高密度的神经元/突触网络。为此目的，忆阻器(RRAM)装置最近作为潜在的电子突触元件引起了人们强烈的兴趣。在神经形态电路中，神经元通过突触连接，并且通常通过事件驱动的放电活动来处理信息。放电既可以传递信息，也可以在突触中诱导可塑性，从而形成学习的基础。在忆阻器中，突触的前后两端可以表现为RRAM的上下电极。基于忆阻器不同形状、大小、持续时间的脉冲来模拟神经元神经刺激信号的特点，通过导电状态的变化得出突触权值的大小变化。根据BCM(Bienenstock-Cooper-Munro)学习规则，突触可塑性由突触前神经元PRE和突触后神经元POST放电速率控制，而不是一对突触前后神经元的尖峰时间。高频率的PRE和POST尖峰导致增强，而低频率导致抑制。这种放电速率依赖可塑性(sp本文档来自技高网...

【技术保护点】
1.放电速率依赖可塑性结构，其特征在于：包括突触前神经元PRE、突触后神经元POST和SRDP电子突触，所述SRDP电子突触包括四个MOS晶体管和一个带有TE顶电极的双极开关RRAM；其中四个所述MOS晶体管用符号分别表示为M1、M2、M3、M4，所述M1和M2为一组构成M1/M2分支、所述M3和M4为一组构成M3/M4分支，所述M1/M2与M3/M4并联；所述突触前神经元PRE通过两条电路分别与M1和M3相连、突触前神经元PRE通过延时电路与M2相连；所述M1/M2、M3/M4、突触后神经元POST及双极开关RRAM相互串联。/n

【技术特征摘要】
1.放电速率依赖可塑性结构，其特征在于：包括突触前神经元PRE、突触后神经元POST和SRDP电子突触，所述SRDP电子突触包括四个MOS晶体管和一个带有TE顶电极的双极开关RRAM；其中四个所述MOS晶体管用符号分别表示为M1、M2、M3、M4，所述M1和M2为一组构成M1/M2分支、所述M3和M4为一组构成M3/M4分支，所述M1/M2与M3/M4并联；所述突触前神经元PRE通过两条电路分别与M1和M3相连、突触前神经元PRE通过延时电路与M2相连；所述M1/M2、M3/M4、突触后神经元POST及双极开关RRAM相互串联。


2.根据权利要求1所述放电速率依赖可塑性结构，其特征在于：所述突触后神经元POST包括I&F电路、MUX多路开关和反相器，所述I&F一端通过放电电路和post噪声电路与MUX多路开关相连，所述反相器是输入端与MUX多路开关相连、输出端与M4相连；所述I&F另一端与四个MOS晶体管相连；所述双极开关RRAM一端与四个MOS晶体管相连、另一端与反相器和MUX多路开关之间的电路相连。


3.根据权利要求1或2所述放电速率依赖可塑性结构，其特征在于：所述可塑性结构两端分别与电脑输入脉冲和电脑输出脉冲相连。


4.根据权利要求...

【专利技术属性】
技术研发人员：张丹妮，张烨，易军凯，
申请(专利权)人：北京信息科技大学，
类型：发明
国别省市：北京;11