半导体结构的形成方法技术

本申请提供一种半导体结构的形成方法。该方法包括：提供多个虚置栅极结构于主动区与隔离区上，而隔离区与主动区相邻，第一栅极间隔物沿着主动区中的虚置栅极结构的侧壁，且第二栅极间隔物沿着隔离区中的虚置栅极结构的侧壁；移除第二栅极间隔物的顶部，但不移除第一栅极间隔物；形成第一介电层于第一栅极间隔物与第二栅极间隔物的保留部分上；在形成第一介电层之后，以多个金属栅极结构置换虚置栅极结构；在置换虚置栅极结构之后，移除第一栅极间隔物；以及形成第二介电层于金属栅极结构的上表面与第一介电层上。

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术实施例涉及一种高介电常数栅极介电层与金属栅极结构的间隔物与其形成方法。
技术介绍
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路都比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺有利于增加产能并降低相关成本。尺寸缩小也增加处理与形成集成电路的复杂性。举例来说，许多发展的方法导入结构至鳍状场效晶体管以改善装置效能。虽然这些方法一般足够，但仍无法满足所有方面。
技术实现思路
本专利技术一实施例提供的半导体结构的形成方法，包括：提供多个虚置栅极结构于主动区与隔离区上，而隔离区与主动区相邻，第一栅极间隔物沿着主动区中的虚置栅极结构的侧壁，且第二栅极间隔物沿着隔离区中的虚置栅极结构的侧壁；移除第二栅极间隔物的顶部，但不移除第一栅极间隔物；形成第一介电层于第一栅极间隔物与第二栅极间隔物的保留部分上；在形成第一介电层之后，以多个金属栅极结构置换虚置栅极结构；在置换虚置栅极结构之后，移除第一栅极间隔物；以及形成第二介电层于金属栅极结构的上表面与第一介电层上。本专利技术一实施例提供的半导体结构，包括：第一金属栅极结构，位于鳍状物上；第二金属栅极结构，位于隔离区上，且隔离区与鳍状物相邻；栅极间隔物，位于第二金属栅极结构的侧壁底部上，其中第二金属栅极结构的底部上的顶部不具有栅极间隔物；第一介电层，位于第一金属栅极结构的侧壁与第二金属栅极结构的侧壁上，其中第一介电层直接接触栅极间隔物；第二介电层，位于第一金属栅极结构与第一介电层上，以密封第一介电层与第一金属栅极结构的侧壁之间的气隙；以及源极/漏极接点，位于源极/漏极结构上，且源极/漏极结构位于鳍状物上。本专利技术一实施例提供的半导体结构，包括：高介电常数栅极介电层与金属栅极结构，位于基板的隔离结构上，其中高介电常数栅极介电层与金属栅极结构的侧壁底部上的顶部不具有栅极间隔物层；栅极间隔物层，接触高介电常数栅极介电层与金属栅极结构的侧壁底部并位于其上；介电层，直接接触栅极间隔物层与高介电常数栅极介电层与金属栅极结构的侧壁的顶部；以及导电结构，与层间介电层中的高介电常数栅极介电层与金属栅极结构相邻，其中层间介电层分隔导电结构与介电层。附图说明图1A为本专利技术多种实施例中，半导体装置的透视图。图1B为本专利技术多种实施例中，半导体装置的平面俯视图。图2为本专利技术多种实施例中，制作半导体装置的方法流程图。图3、4、5、6、7、8、与9为本专利技术多种实施例中，在图2的方法的中间步骤时的半导体装置沿着图1A与1B的虚线AA’的剖视图。图中主要符号说明如下：AA'虚线h1、h2、hp、hs高度hf鳍状物高度tc中心厚度te边缘厚度100半导体结构110基板110A主动区110B隔离区120鳍状物122源极/漏极结构130隔离结构140、140A、140B、140C虚置栅极结构144、146硬遮罩层152、154栅极间隔物层156、166介电层158、178层间介电层160图案化遮罩162、164蚀刻工艺170、170A、170B、170C高介电常数栅极介电层与金属栅极结构172、174接点结构180沟槽182、184保留部分200方法202、204、206、208、210、212、214步骤具体实施方式下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例为用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。另一方面，本专利技术的多个实例可重复采用相同附图标记以求简洁，但多种实施例及/或设置中具有相同附图标记的元件并不必然具有相同的对应关系。此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图标中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的±10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。本专利技术实施例涉及半导体装置，特别涉及场效晶体管如平面场效晶体管或三维的鳍状场效晶体管。本专利技术实施例的一目的为在鳍状场效晶体管工艺时，提供高介电常数栅极介电层与金属栅极结构的间隔物与其形成方法。在制作鳍状场效晶体管结构时，可形成气隙取代栅极结构(如高介电常数栅极介电层与金属栅极结构)的侧壁上的栅极间隔物。在一些实施例中，主动区中形成于栅极结构与额外介电层之间的气隙可降低栅极结构的电阻，进而改善鳍状场效晶体管结构的整体效能。然而当气隙形成于与主动区相邻的隔离区中的栅极结构的侧壁上时，可能造成结构复杂化。举例来说，由于形成于隔离区与主动区中的栅极结构高度差异，形成于隔离区中的气隙深宽比可能大于形成于主动区中的气隙深宽比。此差异可能导致栅极结构崩塌，进而造成栅极结构与其他导电构件(如源极/漏极接点)之间的短路问题。为了此理由与其他理由，需改善气隙的形成方法。图1A与1B分别为半导体结构100的三维透视图与俯视图。图2为本专利技术多种实施例中，用于形成半导体结构100的方法200的流程图。方法200仅用以举例而非局限本专利技术权利要求至实施例未实际记载的内容。在方法200之前、之中、与之后可进行额外步骤，且其他实施例的方法可取代、省略、或调换一些步骤。在本专利技术多种实施例中，方法200的中间步骤将搭配图3至9说明如下，其各自为半导体结构100的部分剖视图，且剖视图沿着图1A与1B所示的虚线AA’。半导体结构100可为制作集成电路的工艺时的中间结构或其部分，其可包含静态随机存取内存及/或其他逻辑电路，被动构件(如电阻、电容、或电感)、或主动构件(如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金氧半场效晶体管、互补式金氧半晶体管、双极性晶体管、高压晶体管、高频晶体管、及/或其他存储器)。本专利技术实施例不局限于特定数目的装置或主动区，或任何特定的装置设置。举例来说，虽然附图中的半导体结构为三维鳍状场效晶体管装置，但本专利技术实施例可用于制作平面场效晶体管装置。如图1A至3所示，方法200的步骤202提供半导体结构100。如图1A所示，半导体结构100可包含具有三维主动区(之后称作鳍状物120)形成其上的基板110、形成于鳍状物120上并接合每一鳍状物120的通道区中的三侧本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供多个虚置栅极结构于一主动区与一隔离区上，而所述隔离区与所述主动区相邻，一第一栅极间隔物沿着所述主动区中的所述多个虚置栅极结构的侧壁，且一第二栅极间隔物沿着所述隔离区中的所述多个虚置栅极结构的侧壁；/n移除所述第二栅极间隔物的顶部，但不移除所述第一栅极间隔物；/n形成一第一介电层于所述第一栅极间隔物与所述第二栅极间隔物的保留部分上；/n在形成所述第一介电层之后，以多个金属栅极结构置换所述多个虚置栅极结构；/n在置换所述多个虚置栅极结构之后，移除所述第一栅极间隔物；以及/n形成一第二介电层于所述多个金属栅极结构的上表面与所述第一介电层上。/n

【技术特征摘要】
20180628 US 62/691,092;20181212 US 16/218,3301.一种半导体结构的形成方法，其特征在于，包括：
提供多个虚置栅极结构于一主动区与一隔离区上，而所述隔离区与所述主动区相邻，一第一栅极间隔物沿着所述主动区中的所述多个虚置栅极结构的侧壁，且一第二栅极间隔物沿着所述隔...

【专利技术属性】
技术研发人员：陈彦廷，柳依秀，李威养，杨丰诚，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71