半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；刻蚀所述侧墙层露出的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层。一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；沟槽，位于所述栅极结构之间的衬底中；源漏掺杂层，位于所述沟槽中；侧墙层，位于所述栅极结构的侧壁上，所述侧墙层的底端延伸至所述源漏掺杂层中。本发明专利技术减小了短沟道效应对器件的影响，提高了器件性能。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。即使是对于FinFET器件，其性能和短沟道效应的权衡也越来越成为挑战，为了克服这个问题，一般使用轻掺杂漏(LightlyDopedDrain，LDD)和晕环掺杂分布来改善器件性能。但在LDD和晕环掺杂分布来改善器件性能的过程中，源漏掺杂层易存在空洞(void)缺陷。专利
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，减少源漏掺杂层中的空洞。为解决上述问题，本专利技术提供一种半导体结构及其形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；刻蚀所述侧墙层露出的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层。可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：所述侧墙层的厚度为2纳米至8纳米。可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：在所述栅极结构露出的基底上形成凹槽；形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层。可选的，所述凹槽的深度为10纳米至20纳米。可选的，刻蚀所述侧墙层露出的基底材料，形成沟槽的步骤包括：刻蚀所述凹槽底部的基底材料，形成沟槽；在所述沟槽中形成源漏掺杂层的步骤包括：在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层。可选的，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤还包括：在形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层后，在所述侧墙层上形成侧墙保护层。可选的，所述半导体结构的形成方法还包括：在刻蚀所述侧墙层露出的基底材料形成沟槽后，在所述沟槽中形成源漏掺杂层的步骤之前，利用氩气、氙气或者氢气对所述沟槽内壁进行退火处理。可选的，在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层的步骤包括：在所述沟槽中形成缓冲扩散层；在所述缓冲扩散层上形成顶部掺杂层。可选的，所述半导体结构为PMOS，在所述沟槽中形成缓冲扩散层的步骤包括：在所述沟槽中形成缓冲外延层，所述缓冲外延层的材料为锗化硅，在所述缓冲外延层中掺杂氮、碳和硼；在所述缓冲扩散层上形成顶部掺杂层的步骤包括：在所述缓冲扩散层上形成顶部外延层，所述顶部外延层的材料为锗化硅，在所述顶部外延层中掺杂硼；所述顶部掺杂层中硼离子的浓度高于所述缓冲扩散层中硼离子的浓度。可选的，所述半导体结构为NMOS，在所述沟槽中形成缓冲扩散层的步骤包括：在所述沟槽中形成缓冲外延层，所述缓冲外延层的材料为碳化硅，在所述缓冲外延层中掺杂氮、碳和磷；在所述缓冲扩散层上形成顶部掺杂层的步骤包括：在所述缓冲扩散层上形成顶部外延层，所述顶部外延层的材料为碳化硅，在所述顶部外延层中掺杂磷；所述顶部掺杂层中磷离子的浓度高于所述缓冲扩散层中磷离子的浓度。可选的，在所述缓冲扩散层上形成顶部掺杂层的步骤包括：通过梯度掺杂法使所述顶部掺杂层内靠近所述缓冲扩散层区域的掺杂浓度低于远离所述缓冲扩散层区域的掺杂浓度。可选的，所述沟槽为∑沟槽。相应的，本专利技术还提供一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；沟槽，位于所述栅极结构之间的衬底中；源漏掺杂层，位于所述沟槽中；侧墙层，位于所述栅极结构的侧壁上，所述侧墙层的底端延伸至所述源漏掺杂层中。可选的，所述源漏掺杂层包括位于所述沟槽中的缓冲扩散层和位于所述缓冲扩散层上的顶部掺杂层。可选的，所述半导体结构为PMOS，所述缓冲扩散层的材料为锗化硅，所述缓冲扩散层中掺杂有氮、碳和硼；所述顶部掺杂层的材料为锗化硅，所述顶部掺杂层中掺杂有硼；所述顶部掺杂层中硼离子的浓度高于所述缓冲扩散层中硼离子的浓度。可选的，所述半导体结构为NMOS，所述缓冲扩散层的材料为碳化硅，所述缓冲扩散层中掺杂有氮、碳和磷；所述顶部掺杂层的材料为碳化硅，所述顶部掺杂层中掺杂有磷；所述顶部掺杂层中磷离子的浓度高于所述缓冲扩散层中磷离子的浓度。可选的，所述顶部掺杂层内靠近所述缓冲扩散层区域的掺杂浓度低于远离所述缓冲扩散层区域的掺杂浓度。可选的，所述顶部掺杂层的顶面高于所述衬底的表面10纳米至20纳米。可选的，所述侧墙层延伸至所述源漏掺杂层中的深度为10纳米至20纳米。可选的，所述侧墙层的厚度是2纳米至8纳米。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在所述基底上形成栅极结构，然后在所述基底上形成凹槽，形成覆盖所述栅极结构侧壁和所述凹槽侧壁的侧墙层，刻蚀所述侧墙层露出的基底材料，形成沟槽，在所述沟槽中形成源漏掺杂层，在所述源漏掺杂层生长的过程中，沟槽的开口位置处形成的源漏掺杂层因为被侧墙层阻挡，不容易在沟槽开口处发生横向生长而形成闭合，从而减少沟槽内未填满而开口处已经闭合的现象，进而减少所述源漏掺杂层中形成空洞的问题。进一步，当半导体结构为PMOS时，所述缓冲扩散层的材料为锗化硅，在所述缓冲扩散层中掺杂氮、碳和硼；所述顶部掺杂层的材料为锗化硅，在所述顶部掺杂层中掺杂硼；或者，当所述半导体结构为NMOS时，所述缓冲扩散层的材料为碳化硅，在所述缓冲扩散层中掺杂氮、碳和磷；所述顶部掺杂层的材料为碳化硅，在所述顶部掺杂层中掺杂磷。氮离子和碳离子的体积比硅原子小，氮离子和碳离子填充晶格间的缝隙，给扩散的硼离子或者磷离子制造障碍使得源漏掺杂层中的离子难以扩散至衬底材料中，减小了短沟道效应的影响，从而提高了器件性能。附图说明图1至图3为一种半导体结构的形成方法中各步骤对应的结构示意图；图4至图11为本专利技术半导体结构的形成方法一实施例中各步骤对应的的结构示意图。具体实施方式由
技术介绍
可知，在沟槽中形成源漏掺杂层的过程中，源漏掺杂层存在空洞缺陷，现结合一种半导体结构的形成方法分析空洞缺陷出现的原因。...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底；/n在所述基底上形成栅极结构；/n在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；/n刻蚀所述侧墙层露出的基底材料，形成沟槽；/n在所述沟槽中形成源漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极结构；
在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层；
刻蚀所述侧墙层露出的基底材料，形成沟槽；
在所述沟槽中形成源漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：所述侧墙层的厚度为2纳米至8纳米。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤包括：
在所述栅极结构露出的基底上形成凹槽；
形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述凹槽的深度为10纳米至20纳米。


5.如权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀所述侧墙层露出的基底材料，形成沟槽的步骤包括：刻蚀所述凹槽底部的基底材料，形成沟槽；
在所述沟槽中形成源漏掺杂层的步骤包括：在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层。


6.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述栅极结构的侧壁上形成延伸至所述基底中的侧墙层的步骤还包括：在形成覆盖所述栅极结构的侧壁和所述凹槽侧壁的侧墙层后，在所述侧墙层上形成侧墙保护层。


7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在刻蚀所述侧墙层露出的基底材料形成沟槽后，在所述沟槽中形成源漏掺杂层的步骤之前，利用氩气、氙气或者氢气对所述沟槽内壁进行退火处理。


8.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述沟槽中形成材料层并对所述材料层进行掺杂，形成源漏掺杂层的步骤包括：
在所述沟槽中形成缓冲扩散层；
在所述缓冲扩散层上形成顶部掺杂层。


9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述半导体结构为PMOS，在所述沟槽中形成缓冲扩散层的步骤包括：在所述沟槽中形成缓冲外延层，所述缓冲外延层的材料为锗化硅，在所述缓冲外延层中掺杂氮、碳和硼；
在所述缓冲扩散层上形成顶部掺杂层的步骤包括：在所述缓冲扩散层上形成顶部外延层，所述顶部外延层的材料为锗化硅，在所述顶部外延层中掺杂硼；所述顶部掺杂层中硼离子的浓度高于所述缓冲扩散层中硼离子的浓度。


10.如权利要求8所述的半导体...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31