集成扇出型封装及其制造方法技术

一种集成扇出型封装包括包封体、管芯、多个导电结构以及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对布线图案进行内连。所述对准标记中的至少一者实体接触所述包封体。

【技术实现步骤摘要】
集成扇出型封装及其制造方法
本专利技术实施例涉及一种集成扇出型封装及其制造方法。更具体来说，本专利技术实施例涉及一种具有对准标记的集成扇出型封装及其制造方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高源自于最小特征大小(minimumfeaturesize)的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装相比利用较小面积的较小的封装。当前，集成扇出型封装因其紧凑性而正变得日渐流行。然而，与集成扇出型封装相关的技术依旧存在许多挑战。
技术实现思路
一种集成扇出型(integratedfan-out，InFO)封装包括包封体、管芯、多个导电结构及重布线结构。所述管芯及所述导电结构被所述包封体包封。所述导电结构环绕所述管芯。所述重布线结构设置在所述包封体上。所述重布线结构包括多个布线图案、多个导通孔及多个对准标记。所述导通孔对所述布线图案进行内连。所述对准标记中的至少一者实体接触(ph本文档来自技高网...

【技术保护点】
1.一种集成扇出型封装，其特征在于，包括：/n包封体；/n管芯及多个导电结构，被所述包封体包封，其中所述多个导电结构环绕所述管芯；以及/n重布线结构，设置在所述包封体上，其中所述重布线结构包括多个布线图案、多个导通孔及多个对准标记，所述多个导通孔对所述多个布线图案进行内连，且所述多个对准标记中的至少一者实体接触所述包封体。/n

【技术特征摘要】
20180615 US 16/009,2111.一种集成扇出型封装，其特征在于，包括：
包封体；
管芯及多个导电结构，被所述包封体包封，其中所述多个导电结构环绕所述管芯；以及
重布线结构，设置在所述包封体上，其中所述重布线结构包括多个布线图案、多个导通孔及多个对准标记，所述多个导通孔对所述多个布线图案进行内连，且所述多个对准标记中的至少一者实体接触所述包封体。


2.根据权利要求1所述的集成扇出型封装，其特征在于，所述多个对准标记中的每一者包括栅格图案。


3.根据权利要求1所述的集成扇出型封装，其特征在于，所述重布线结构还包括彼此堆叠的多个介电层，所述多个介电层中的至少一者包绕在对应的所述布线图案、对应的所述导通孔及对应的所述对准标记周围，且所述多个介电层中的所述至少一者的顶表面与对应的所述导通孔的顶表面及对应的所述对准标记的顶表面实质上共面。


4.根据权利要求1所述的集成扇出型封装，其特征在于，所述重布线结构还包括彼此堆叠的多个介电层，所述多个对准标记中的至少一者嵌置在所述多个介电层中的至少一者中，且所述多个介电层中的所述至少一者的顶表面与所述多个对准标记中的所述至少一者的顶表面之间的距离小于0.6μm。


5.一种集成扇出型封装，其特征在于，包括：
包封体；
管芯及多个导电结构，被所述包封体包封，其中所述多个导电结构环绕所述管芯；以及
重布线结构，设置在所述包封体上，其中所述重布线结构包括：
第一介电层；
第二介电层，堆叠在所述第一介电层上；
第一对准标记，嵌置在所述第一介电层中，其中所述第一对准标记包括第一晶种层及多个第一导电图案，所述多个第一导电图案堆叠在所述第一晶种层上；以及
第二对准标记，嵌置在所述第二介电层中，其中所述第二对准标记包括第二晶种层、第二导电图案及多个第三导电图案，且所述第二导电图案夹置在所述第二晶种层与所述多个第三导电图案之间。


6.根据权利要求5所述的集成扇出型封装，其特征在于，所述重布线结构还包括多个第一导通孔、多个第二导通孔及多个第一布线图案，所述多个第一导通孔嵌置在所述第一介电层中，所述多个第一布线图案及所述多个第二导通孔嵌置在所述第二介电层中，所述多个第一布线图案夹置在所述多个第一导通孔与所述多个第二导通孔之间，且所述多个第二导通孔不含有晶种层。


7.根据权利要求6所述的集成扇出型封装，其特征在于，所述多个第一导通孔及所述多个第一布线图案分别包括晶种层。...

【专利技术属性】
技术研发人员：王之妤，郭宏瑞，胡毓祥，廖思豪，朱永祺，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;TW