半导体器件及其制造方法技术

本发明专利技术实施例提供一种半导体器件及其制造方法。本发明专利技术实施例提供的半导体器件包括第一电极层；衬底层，位于第一电极层上；外延层，位于衬底层上并具有远离衬底层的第一表面；阱区，阱区由第一表面向外延层内延伸设置，阱区包括在第一方向上交替分布的第一阱区及第二阱区，第二阱区包括间隔分布的多个掺杂单元，在第一方向上第一阱区的最大宽度大于等于掺杂单元的最大宽度；第二电极层，覆盖外延层及阱区设置。本发明专利技术实施例提供的半导体器件，在具备优异的正向额定导通能力的同时，具备更强的浪涌电流导通能力。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体
，尤其涉及一种半导体器件及其制造方法。
技术介绍
肖特基二极管作为发展时间久、技术成熟的半导体器件结构，其属于一种超高速半导体器件，在能源转换领域得到广泛应用，多用作高频应用环境。目前的肖特基二极管往往采用结势垒肖特基二极管，在大电流条件下(浪涌电流来临时)，PN结导通，向器件的漂移区注入少子空穴，从而提高器件的浪涌电流能力，因此P型阱区面积越大，器件的浪涌电流能力越强。但是，P型阱区面积越大，在相同面积条件下器件的P型阱区之间的肖特基面积会越小，导致在正向导通模式下，器件的导通电阻显著增加。因此，亟需一种新的改进的半导体器件。
技术实现思路
本专利技术实施例提供一种半导体器件及其制造方法，能够在具备优异的正向额定导通能力的同时，具备更强的浪涌电流导通能力。第一方面，本专利技术实施例提供一种半导体器件，包括：第一电极层；衬底层，位于第一电极层上；外延层，位于衬底层上并具有远离衬底层的第一表面；阱区，阱区由第一表面向外延层内延伸设置，阱区包括在第一方向上交替分布的第一阱区及第二阱区，第二阱区包括间隔分布的多个掺杂单元，在第一方向上第一阱区的最大宽度大于等于掺杂单元的最大宽度；第二电极层，覆盖外延层及阱区设置。根据本专利技术实施例的一个方面，第一阱区在第一表面上的正投影为条形，掺杂单元在第一表面上的正投影为圆形或多边形。根据本专利技术实施例的一个方面，第二阱区内多个掺杂单元规则排布，在垂直于第一方向的第二方向上，分布有一列或者多列掺杂单元。根据本专利技术实施例的一个方面，第二电极层包括电连接的第一金属层及第二金属层，第一金属层位于阱区背向衬底层的一侧，第二金属层覆盖外延层及第一金属层设置；第一金属层与阱区之间形成欧姆接触，第二金属层与外延层之间形成肖特基接触。根据本专利技术实施例的一个方面，第一金属层包括与阱区一一对应设置的多个金属块，金属块在阱区上的正投影在阱区的边界范围内。根据本专利技术实施例的一个方面，在第一方向上，第一阱区的最大宽度为3μm～20μm，掺杂单元的最大宽度为0.5μm～3μm。根据本专利技术实施例的一个方面，衬底层为具有第一掺杂浓度的第一导电类型，外延层为具有第二掺杂浓度的第一导电类型，阱区为第二导电类型；第一掺杂浓度高于第二掺杂浓度，第一导电类型与第二导电类型相反，第一导电类型为N型。第二方面，本专利技术实施例提供一种半导体器件制造方法，该方法包括：提供衬底层；在衬底层上形成外延层；在外延层远离衬底层的第一表面上形成阱区，阱区由第一表面向外延层内延伸设置，阱区包括在第一方向上交替分布的第一阱区及第二阱区，第二阱区包括间隔分布的多个掺杂单元，在第一方向上第一阱区的最大宽度大于等于掺杂单元的最大宽度；在衬底层背向外延层的一侧形成第一电极层；在外延层及阱区背向衬底层的一侧形成第二电极层，第二电极层覆盖外延层及阱区。根据本专利技术实施例的一个方面，在外延层及阱区背向衬底层的一侧形成第二电极层，包括：在阱区背向衬底层的一侧形成第一金属层，第一金属层包括与阱区一一对应设置的多个金属块，金属块在阱区上的正投影在阱区的边界范围内；形成覆盖外延层及第一金属层的第二金属层，第二金属层与第一金属层电连接得到第二电极层。根据本专利技术实施例的一个方面，形成阱区及第一金属层的步骤包括：在外延层远离衬底层的第一表面上垫积二氧化硅薄膜，并图形化处理二氧化硅薄膜；在图形化处理后的二氧化硅薄膜的上方进行第二导电类型离子的注入，得到阱区；形成覆盖图形化处理后的二氧化硅薄膜及阱区的碳膜；进行高温退火处理，并去除碳膜；进行高温氧化处理，得到高温氧化后的二氧化硅薄膜，高温氧化后的二氧化硅薄膜的厚度及宽度大于高温氧化前的二氧化硅薄膜的厚度及宽度；在阱区背向衬底层的一侧进行金属镀膜，并进行合金退火，得到第一金属层，第一金属层包括与阱区一一对应设置的多个金属块，金属块在阱区上的正投影在阱区的边界范围内。根据本专利技术实施例提供的半导体器件，第一阱区与第二阱区在第一方向上交替分布，第二阱区包括间隔分布的多个掺杂单元，在第一方向上第一阱区的最大宽度大于掺杂单元的最大宽度。一方面，较宽的第一阱区可以使阱区PN结在导通浪涌电流时提前开启，向高阻的漂移区注入少子空穴，注入并累积在漂移区的少子浓度将很大，为了维持半导体中性条件，其多子浓度也相应大幅度增加，使得其电阻率明显下降，也就是电导率大大增加，从而形成电导调制效应，提升半导体器件的浪涌电流导通能力；另一方面，第二阱区包括间隔分布的多个掺杂单元，相对第一阱区，可以增加非阱区(即肖特基区域)的面积，避免影响半导体器件反向阻断漏电流的能力，确保半导体器件的正向额定电流导通能力。附图说明通过阅读以下参照附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。图1示出根据本专利技术一个实施例的半导体器件的俯视结构示意图；图2示出根据本专利技术另一个实施例的半导体器件的俯视结构示意图；图3示出根据本专利技术一个实施例的半导体器件的截面结构示意图；图4示出根据本专利技术一个实施例的半导体器件制造方法的流程示意图；图5A至图5O示出根据本专利技术一个实施例的半导体器件制造方法中形成半导体器件包括的各个部件的步骤的截面结构示意图。附图标记说明：1-第一电极层；2-衬底层；20-终端结构；21-二氧化硅薄膜；211-高温氧化后的二氧化硅薄膜；22-第二导电类型离子；23-碳膜；24-第一电极金属；25-第二电极金属；26-钝化层；3-外延层；30-第一表面；4-阱区；41-第一阱区；42-第二阱区；420-掺杂单元；5-第二电极层；51-第一金属层；52-第二金属层；510-金属块；D1-第一方向；D2-第二方向。具体实施方式下面将详细描述本专利技术的各个方面的特征和示例性实施例，为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本专利技术进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本专利技术，并不被配置为限定本专利技术。对于本领域技术人员来说，本专利技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本专利技术的示例来提供对本专利技术更好的理解。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n第一电极层(1)；/n衬底层(2)，位于所述第一电极层(1)上；/n外延层(3)，位于所述衬底层(2)上并具有远离所述衬底层(2)的第一表面(30)；/n阱区(4)，所述阱区(4)由所述第一表面(30)向所述外延层(3)内延伸设置，所述阱区(4)包括在第一方向上交替分布的第一阱区(41)及第二阱区(42)，所述第二阱区(42)包括间隔分布的多个掺杂单元(420)，在所述第一方向上所述第一阱区(41)的最大宽度大于等于所述掺杂单元(420)的最大宽度；/n第二电极层(5)，覆盖所述外延层(3)及所述阱区(4)设置。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
第一电极层(1)；
衬底层(2)，位于所述第一电极层(1)上；
外延层(3)，位于所述衬底层(2)上并具有远离所述衬底层(2)的第一表面(30)；
阱区(4)，所述阱区(4)由所述第一表面(30)向所述外延层(3)内延伸设置，所述阱区(4)包括在第一方向上交替分布的第一阱区(41)及第二阱区(42)，所述第二阱区(42)包括间隔分布的多个掺杂单元(420)，在所述第一方向上所述第一阱区(41)的最大宽度大于等于所述掺杂单元(420)的最大宽度；
第二电极层(5)，覆盖所述外延层(3)及所述阱区(4)设置。


2.根据权利要求1所述的半导体器件，其特征在于，所述第一阱区(41)在所述第一表面(30)上的正投影为条形，所述掺杂单元(420)在所述第一表面(30)上的正投影为圆形或多边形。


3.根据权利要求1所述的半导体器件，其特征在于，所述第二阱区(42)内多个所述掺杂单元(420)规则排布，在垂直于所述第一方向的第二方向上，分布有一列或者多列所述掺杂单元(420)。


4.根据权利要求1所述的半导体器件，其特征在于，所述第二电极层(5)包括电连接的第一金属层(51)及第二金属层(52)，所述第一金属层(51)位于所述阱区(4)背向所述衬底层(2)的一侧，所述第二金属层(52)覆盖所述外延层(3)及所述第一金属层(51)设置；
所述第一金属层(51)与所述阱区(4)之间形成欧姆接触，所述第二金属层(52)与所述外延层(3)之间形成肖特基接触。


5.根据权利要求4所述的半导体器件，其特征在于，所述第一金属层(51)包括与所述阱区(4)一一对应设置的多个金属块(510)，所述金属块(510)在所述阱区(4)上的正投影在所述阱区(4)的边界范围内。


6.根据权利要求1至5任一项所述的半导体器件，其特征在于，在所述第一方向上，所述第一阱区(41)的最大宽度为3μm～20μm，所述掺杂单元(420)的最大宽度为0.5μm～3μm。


7.根据权利要求1至5任一项所述的半导体器件，其特征在于，所述衬底层(2)为具有第一掺杂浓度的第一导电类型，所述外延层(3)为具有第二掺杂浓度的第一导电类型，所述阱区(4)为第二导电类型；
所述第一掺杂浓度高于所述第二掺杂浓度，所述第一导电类型与所述第二导电类型相反，所述第一导电类型为N型。


8.一种半导体器件制造...

【专利技术属性】
技术研发人员：崔京京，章剑锋，黄玉恩，
申请(专利权)人：瑞能半导体科技股份有限公司，
类型：发明
国别省市：江西;36