一种芯片的互连封装方法及互连封装结构技术

本发明专利技术提供一种芯片的互连封装方法和互连封装结构，适用于柔性电子封装技术。芯片的互连封装方法是：首先将芯片采用内埋置方式封装在基板中，再在基板上打孔得到通孔并暴露芯片的焊盘，然后在通孔的孔壁与芯片的夹角处打印多层阶梯，最后在多层阶梯的表面打印导线，且导线分别与基板的电路布线和芯片的焊盘相连，以实现芯片的层间互连。本发明专利技术的芯片的互连封装方法和互连封装结构，在通孔的孔壁与芯片的夹角处打印多层阶梯，使得在通孔内打印导线更简单可靠，避免因重力、结合力等因素导致导线的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。

A method and structure of chip interconnection packaging

The invention provides an interconnection packaging method and an interconnection packaging structure of a chip, which are suitable for the flexible electronic packaging technology. The interconnection and packaging method of chip is: firstly, the chip is embedded in the substrate, then the through-hole is punched on the substrate to obtain the through-hole and expose the chip pad, then the multi-layer ladder is printed at the angle between the hole wall of the through-hole and the chip, finally the guide wire is printed on the surface of the multi-layer ladder, and the wire is respectively connected with the circuit wiring of the substrate and the pad of the chip, so as to realize the layer of the chip Interconnect. The interconnection package method and the interconnection package structure of the chip of the invention print a multi-layer ladder at the angle between the hole wall of the through hole and the chip, which makes the printing of the wire in the through hole more simple and reliable, avoids the instability of the conductivity of the wire caused by gravity, binding force and other factors, improves the reliability of the interlayer interconnection, and thus improves the reliability of the electrical connection of the chip interconnection package structure.

【技术实现步骤摘要】
一种芯片的互连封装方法及互连封装结构
本专利技术涉及电子封装
，尤其涉及一种芯片的互连封装方法及互连封装结构。
技术介绍
柔性电子作为下一代电子革命，被广泛利用于电子通信、医疗以及军事等领域。在现有的柔性电子封装技术中，采用传统通孔金属化工艺和3D、喷墨等打印技术可以得到用于层间互连的芯片的互连封装结构。然而，通过传统通孔金属化工艺得到的封装结构，在弯曲角度达到一定程度时很容易引起通孔内金属剥离、断裂等问题；而通过3D、喷墨等打印技术得到的封装结构，如图1所示，导线30沿通孔11的孔壁直接打印并分别与基板10上的电路布线(图1中未示出)和芯片20的焊盘21相连，这种结构将因为通孔11的孔壁上导线30的重力、结合力等因素会引起在通孔11上的导线30的导电性能不稳定，且在大幅度弯曲的时候，芯片20与基板10的接触点处会产生大量应变而易使导线30断裂、剥离等。因此，现有的传统通孔金属化工艺和3D、喷墨等打印技术得到的芯片的互连封装结构均存在电性连接可靠性低的问题。
技术实现思路
有鉴于此，本专利技术目的在于提供一种芯片的互连封装方法及互连封装结构，以提高芯片的互连封装结构的电性连接可靠性。为实现上述目的，本专利技术提供了一种芯片的互连封装方法，包括以下步骤：S1：提供一基板，所述基板内埋置有芯片；S2：在所述基板上形成通孔，所述通孔使所述芯片的焊盘外露；S3：在所述芯片上打印多层阶梯，所述多层阶梯与所述通孔的孔壁接触设置；S4：在所述多层阶梯的表面打印导线，所述导线分别与所述基板的电路布线和所述芯片的焊盘相连。优选地，所述步骤S2包括：采用激光刻蚀在所述基板上形成通孔；所述步骤S3之后，还包括：采用激光刻蚀所述芯片的焊盘表面。优选地，所述步骤S3包括：采用非导电介质沿所述通孔的孔壁向远离所述芯片的方向打印所述多层阶梯。优选地，所述多层阶梯环绕所述通孔的孔壁设置，且靠近所述芯片的阶梯尺寸小于所述通孔的孔径尺寸。优选地，所述多层阶梯的相邻两层阶梯中，靠近所述芯片的为下一层阶梯，远离所述芯片的为上一层阶梯，所述步骤S3包括：在所述芯片上打印所述下一层阶梯，对所述下一层阶梯进行固化处理后，在所述下一层阶梯上打印所述上一层阶梯。优选地，所述通孔的孔径尺寸至少比所述芯片的焊盘尺寸大20％。优选地，所述通孔的孔径尺寸大于所述导线线宽的3倍，且所述通孔的深度与孔径之比小于等于3。优选地，所述多层阶梯的每层阶梯的厚度为1μm～20μm，所述多层阶梯的坡度为30度～70度。优选地，打印导线的材料中掺杂有金属颗粒，所述金属颗粒的直径为0.1μm～10μm。优选地，所述导线的线宽为所述芯片的焊盘尺寸的60％～80％。本专利技术还提供一种芯片互连封装结构，包括基板和芯片，所述芯片通过上述任一项所述的方法封装于所述基板。本专利技术的芯片的互连封装方法及互连封装结构，在芯片上打印与通孔孔壁接触的多层阶梯，再在多层阶梯表面打印将基板上的电路布线和芯片的焊盘互连的导线，通过上述方法，当芯片互连封装结构发生弯曲时，多层阶梯能够随着封装结构的弯曲而发生一定的形变，有效分散应力，避免多层阶梯表面的导线发生剥离、断裂等问题，并且，由于多层阶梯的存在，使得在通孔内打印导线更简单可靠，避免因重力、结合力等因素导致导线的导电性能不稳定，提高了层间互连的可靠性，从而提高了芯片互连封装结构的电性连接可靠性。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1为现有技术的一芯片互连封装结构的结构示意图。图2为本专利技术实施例的芯片的互连封装方法的流程图。图3为本专利技术实施例的芯片互连封装结构及打印设备的示意图。图4为本专利技术实施例的芯片互连封装结构的结构示意图。图5为本专利技术实施例的多层阶梯的结构图。具体实施方式为更进一步阐述本专利技术为实现预期目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的芯片的互连封装方法的具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。有关本专利技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本专利技术为达成预期目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本专利技术加以限制。请参考图2～图4，图2为本专利技术实施例的芯片的互连封装方法的流程图，图3为本专利技术实施例的柔性电子打印互连结构及打印设备的示意图，图4为本专利技术实施例的芯片互连封装结构的结构示意图。本专利技术实施例提供一种芯片的互连封装方法，该方法包括如下步骤：S1：提供一基板100，基板100内埋置有芯片200。本实施例中，提供的基板100为柔性基板，提供的芯片200为柔性芯片，可以用于柔性电子的芯片互连封装器件的制作，在使用过程中柔性基板和柔性芯片通常会发生一定的形变。芯片200采用内埋置方式封装在基板100中，以对芯片200起到相应的柔性保护。本专利技术实施例并不限定基板100埋置芯片200的封装结构，在一实施方式，可以选择如图3所示的基板100，该基板100可以包括下基板和设置在下基板上方的上基板，上基板的下表面设置有凹槽，芯片200埋置于凹槽内，芯片200的上表面带有焊盘210且与凹槽的上表面相贴，芯片200的下表面与下基板的上表面相贴；在一实施方式，可以提供一基板100，该基板100设置有凹槽，芯片200贴装于凹槽内，并可以在凹槽内设置有非导电介质制作的粘贴层和填充层。S2：在基板100上形成通孔110，通孔110使芯片200的焊盘210外露。本实施例中，在步骤S1提供基板100后，在基板100上形成通孔110，通孔110的数量可以为一个或多个，其数量由芯片200的焊盘210的数量决定，通孔110的位置正对芯片200的焊盘210，从而，通孔110使芯片200的焊盘210外露。在一实施方式，可以采用激光刻蚀在基板100上形成通孔110。在一实施方式，通孔110的孔径尺寸至少比芯片200的焊盘210尺寸大20％，从而保证焊盘210完全裸露，还可保证通孔110内有足够区域用于多层阶梯310的打印。在一实施方式，通孔110的孔径尺寸可以大于导线320线宽的3倍，且通孔110的深度与孔径之比可以小于等于3。S3：在芯片200上打印多层阶梯310，多层阶梯310与通孔110的孔壁接触设置。本实施例中，在步骤S2得到通孔110以暴露芯片200的焊盘210后，在芯片200上打印多层阶梯310，多层阶梯310与通孔110的孔壁接触设置。在一实施方式，可以采用喷墨打印、3D打印等技术打印多层阶梯310，如图3所示，打印设备可以采用喷墨打印或者3D打印等技术打印多层阶梯310。图5为本专利技术实施例的多层阶梯310的结构图，在一实施方式，如图5所示，通孔110的孔壁与本文档来自技高网...

【技术保护点】
1.一种芯片的互连封装方法，其特征在于，包括以下步骤：/nS1：提供一基板(100)，所述基板(100)内埋置有芯片(200)；/nS2：在所述基板(100)上形成通孔(110)，所述通孔(110)使所述芯片(200)的焊盘(210)外露；/nS3：在所述芯片(200)上打印多层阶梯(310)，所述多层阶梯(310)与所述通孔(110)的孔壁接触设置；/nS4：在所述多层阶梯(310)的表面打印导线(320)，所述导线(320)分别与所述基板(100)的电路布线和所述芯片(200)的焊盘(210)相连。/n

【技术特征摘要】
1.一种芯片的互连封装方法，其特征在于，包括以下步骤：
S1：提供一基板(100)，所述基板(100)内埋置有芯片(200)；
S2：在所述基板(100)上形成通孔(110)，所述通孔(110)使所述芯片(200)的焊盘(210)外露；
S3：在所述芯片(200)上打印多层阶梯(310)，所述多层阶梯(310)与所述通孔(110)的孔壁接触设置；
S4：在所述多层阶梯(310)的表面打印导线(320)，所述导线(320)分别与所述基板(100)的电路布线和所述芯片(200)的焊盘(210)相连。


2.如权利要求1所述的芯片的互连封装方法，其特征在于，所述步骤S2包括：采用激光刻蚀在所述基板(100)上形成通孔(110)；所述步骤S3之后，还包括：采用激光刻蚀所述芯片(200)的焊盘(210)表面。


3.如权利要求1所述的芯片的互连封装方法，其特征在于，所述步骤S3包括：采用非导电介质沿所述通孔(110)的孔壁向远离所述芯片(200)的方向打印所述多层阶梯(310)。


4.如权利要求3所述的芯片的互连封装方法，其特征在于，所述多层阶梯(310)环绕所述通孔(110)的孔壁设置，且靠近所述芯片(200)的阶梯尺寸小于所述通孔(110)的孔径尺寸。


5.如权利要求3所述的芯片的互连封装方法，其特征在于，所述多层阶梯(310)的相邻两层阶梯...

【专利技术属性】
技术研发人员：滕乙超，魏瑀，刘东亮，
申请(专利权)人：浙江荷清柔性电子技术有限公司，
类型：发明
国别省市：浙江;33