【技术实现步骤摘要】
【国外来华专利技术】测量非均匀存储器访问(NUMA)系统内按节点的带宽本公开内容涉及存储器管理的领域,并且具体地涉及NUMA系统内按节点的带宽的测量。
技术介绍
计算系统、诸如服务器越来越多地是基于NUMA的,其意味着处理节点可以跨多个节点以非均匀的方式向存储器分配,其中每个节点包括(多个)处理核、高速缓存子系统和存储器。附图说明图1A是根据本公开内容的实施例的非均匀存储器访问(NUMA)系统的框图。图1B是根据本公开内容的实施例的、图1A的NUMA系统中的所述多个节点中的一节点的框图。图2是根据本公开内容的实施例的节点追踪、模型特定的寄存器(MSR)的框图表示。图3是根据本公开内容的实施例的事件选择MSR的框图表示。图4是根据本公开内容的实施例的在按节点的基础上监控存储器带宽的方法的流程图。图5是根据本公开内容的实施例的在按节点的基础上监控存储器带宽的方法的流程图。图6A是一框图,其图示了根据一个实施例的有序流水线以及寄存器重命名级、无序发布/执行流水线。图6B是一框图,其图示了提供在按节点的基础上对存储器带宽的测量能力的处理器的微架构。图7图示了用于如下处理器的微架构的框图:所述处理器包括用于提供在按节点的基础上对存储器带宽的测量能力的逻辑电路。图8是根据一个实现方式的计算机系统的框图。图9是根据另一实现方式的计算机系统的框图。图10是根据一个实现方式的芯片上系统的框图。图11图示了针对计算系统的框图的另一实现方式。图12图示了针对计算系统的框图的另一实现方式。具体实施方式非均匀存储器访问(NUMA)是在多处理中所使用的计算机存储器设计,其中所述存储器访问时间取决于相对于处理器 ...
【技术保护点】
1.一种计算设备,包括:包括第一节点的多个节点,所述第一节点包括至少一个处理核、存储器控制器、节点追踪寄存器(MSR)、以及包括多个计数器的监控计数器阵列;并且其中所述存储器控制器用于:访问节点追踪MSR的多个位,以确定将被追踪的节点子集,其中所述节点子集包括第一节点和第二节点;分配所述多个计数器中的第一计数器以追踪由第一节点发送到本地系统存储器的存储器请求;以及分配所述多个计数器中的第二计数器以追踪与由第一节点发送到第二节点的存储器请求相关联的存储器响应。
【技术特征摘要】
【国外来华专利技术】1.一种计算设备,包括:包括第一节点的多个节点,所述第一节点包括至少一个处理核、存储器控制器、节点追踪寄存器(MSR)、以及包括多个计数器的监控计数器阵列;并且其中所述存储器控制器用于:访问节点追踪MSR的多个位,以确定将被追踪的节点子集,其中所述节点子集包括第一节点和第二节点;分配所述多个计数器中的第一计数器以追踪由第一节点发送到本地系统存储器的存储器请求;以及分配所述多个计数器中的第二计数器以追踪与由第一节点发送到第二节点的存储器请求相关联的存储器响应。2.根据权利要求1所述的计算系统,其中追踪存储器响应包括追踪第一节点的末级高速缓存(LLC)处的高速缓存未命中,其响应于由第一节点发送到第一节点和第二节点的存储器请求而被接收。3.根据权利要求1所述的计算系统,其中存储器控制器此外用于在接收到利用标识线程的资源监控标识符(RMID)所标记的存储器响应时:确定与存储器响应相关联的节点标识符(ID);以及更新与存储器响应的RMID和节点ID相对应的第一计数器或第二计数器中之一。4.根据权利要求3所述的计算系统,其中所述存储器控制器此外用于:检测向第二线程的上下文切换;以及利用与第二线程相对应的第二RMID来标记第二存储器请求。5.根据权利要求3所述的计算系统,其中所述存储器控制器用于从节点子集的点对点处理器互连和本地系统存储器之一接收存储器响应。6.根据权利要求3所述的计算系统,其中所述第一节点此外包括事件选择寄存器,其包括事件标识符部分、RMID部分、以及节点标识符部分,并且其中所述第一节点此外对于节点子集中的第三节点:设置事件标识符部分以指示对节点带宽的追踪;设置RMID部分以指定RMID;以及设置节点标识符部分以指定与第三节点对应的节点ID;以及其中所述存储器控制器此外对于节点子集中的第三节点:读取事件选择寄存器以标识针对第三节点的RMID和节点ID;以及在第一节点的计数器MSR中存储来自监控计数器阵列的计数器值,所述计数器值对应于节点ID和RMID;并且其中所述第一节点此外对于节点子集中的每个节点迭代地:从计数器MSR中检索针对节点的计数器值;以及根据所述计数器值来计算针对节点的存储器带宽。7.根据权利要求6所述的计算系统,其中响应于确定了节点子集中的第二节点的存储器带宽在比第一节点的存储器带宽更高的阈值量之上,所述第一节点此外将在第一节点上执行的线程迁移到第二节点。8.根据权利要求1所述的计算系统,其中所述节点子集包括所述多个节点。9.一种节点,包括:至少一个处理核、存储器控制器、节点追踪寄存器(MSR)、以及包括多个计数器的监控计数器阵列;并且其中所述存储器控制器用于:访问节点追踪MSR的多个位,以确定将被追踪的多个节点的节点子集,其中所述节点子集包括所述多个节点中的节点和第二节点;分配所述多个计数器中的第一计数器以追踪由节点发送到本地系统存储器的存储器请求;以及分配所述多个计数器中的第二计数器以追踪与由节点发送到第二节点的存储器请求相关联的存储器响应。10.根据权利要求9所述的节点,其中追踪存储器响应包括追踪节点的末级高速缓存(LLC)处的高速缓存未命中,其响应于被发送到节点和第二节点的存储器请求而被接收。11.根据权利要求9所述的节点,其中所述存储器控制器此外用于在接收到利用标识线程的资源监控标识符(RMID)所标记的存储器响应时:确定与存储器响应相关联的节点标识符(ID);以及更新与存储器响应的RMID和节点ID相对应的第一计数器或第二计数器中之一。12.根据权利要求11所述的节点,其中所述存储器控制器此外用于:检测向第二线程的上下文切换;以及利用与第二线程相对应的第二RMID来标记第二存储器请求。13.根据权利要求11所述的节点,其中所述存储器控制器用于从节点子...
【专利技术属性】
技术研发人员:金垚,A拉吉,AEG卢克,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。