半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：在待刻蚀层上形成第一掩膜材料层，第一掩膜材料层包括阻隔区；在第一掩膜材料层中形成分立的第一掩膜沟槽和第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽的延伸方向均平行于第一掩膜沟槽和第二掩膜沟槽之间的排列方向，第一掩膜沟槽和第二掩膜沟槽分别位于所述阻隔区的两侧；在阻隔区暴露出侧壁形成阻挡层；以阻挡层为掩膜刻蚀第一掩膜材料层的部分阻隔区，在第一掩膜材料层阻隔区中形成第一掩膜通孔；之后以阻挡层和第一掩膜材料层为掩膜刻蚀待刻蚀层，在第一掩膜沟槽、第二掩膜沟槽和第一掩膜通孔底部的待刻蚀层中对应形成第一沟槽，第二沟槽和通孔。所述方法使半导体器件的性能提高。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
半导体集成电路工艺中常常需要形成互联结构。互联结构用于对上下材料层进行电学连接。互联结构包括导电层和导电插塞，导电层位于沟槽中，导电插塞位于通孔中。通常根据设计的需要对设计通孔和沟槽的位置。部分通孔需要位于相邻的沟槽之间，且通孔和沟槽相互分立。然而，现有的互联结构的性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成第一掩膜材料层，第一掩膜材料层包括阻隔区；在第一掩膜材料层中形成分立的第一掩膜沟槽和第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽的延伸方向均平行于第一掩膜沟槽和第二掩膜沟槽之间的排列方向，第一掩膜沟槽和第二掩膜沟槽分别位于所述阻隔区的两侧，第一掩膜沟槽和第二掩膜沟槽分别暴露出阻隔区的沿第一掩膜沟槽延伸方向上的两侧侧壁；在所述阻隔区暴露出的侧壁形成阻挡层；以所述阻挡层为掩膜刻蚀第一掩膜材料层的部分阻隔区，在第一掩膜材料层的阻隔区中形成第一掩膜通孔；形成所述第一掩膜通孔后，以所述阻挡层和第一掩膜材料层为掩膜刻蚀所述待刻蚀层，在第一掩膜沟槽底部的待刻蚀层中形成第一沟槽，在第二掩膜沟槽底部的待刻蚀层中形成第二沟槽，在所述第一掩膜通孔底部的待刻蚀层中形成通孔。可选的，所述阻挡层的材料为氮化硅或氮氧化硅。可选的，所述阻挡层的厚度为5埃～20埃。可选的，还包括：在形成所述第一掩膜沟槽和所述第二掩膜沟槽之前，在第一掩膜材料层的阻隔区上形成分割掩膜层；以所述分割掩膜层为掩膜刻蚀阻隔区两侧的部分第一掩膜材料层，在第一掩膜材料层中形成所述第一掩膜沟槽和所述第二掩膜沟槽；在形成所述第一掩膜通孔之前，去除所述分割掩膜层。可选的，还包括：在以所述分割掩膜层为掩膜刻蚀阻隔区两侧的部分第一掩膜材料层之前，在所述第一掩膜材料层和分割掩膜层上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一底部抗反射层上形成第一光刻胶层，第一光刻胶层中具有第一开口，第一开口位于所述分割掩膜层上、以及分割掩膜层两侧的部分第一掩膜材料层上；以所述第一光刻胶层为掩膜，刻蚀第一开口底部的第一底部抗反射层和第一平坦层直至暴露出第一掩膜材料层表面和分割掩膜层的顶部表面，在第一开口底部的第一平坦层中形成第一中间开口，第一中间开口分别位于分割掩膜层的两侧；以所述第一平坦层和所述分割掩膜层为掩膜刻蚀第一中间开口底部的第一掩膜材料层，形成所述第一掩膜沟槽和所述第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽分别位于分割掩膜层的两侧；在去除所述分割掩膜层之前，去除所述第一平坦层、第一底部抗反射层和第一光刻胶层。可选的，所述分割掩膜层的材料为TiN、AlN、CuN或BN。可选的，在形成所述阻挡层之前，去除所述分割掩膜层。可选的，还包括：在形成所述第一掩膜材料层之前，在所述待刻蚀层上形成第二掩膜材料层；所述第一掩膜材料层位于所述第二掩膜材料层上；刻蚀第一掩膜沟槽、第二掩膜沟槽和第一掩膜通孔底部的第二掩膜材料层，在第一掩膜沟槽底部的第二掩膜材料层中形成第三掩膜沟槽，在第二掩膜沟槽底部的第二掩膜材料层中形成第四掩膜沟槽，在第一掩膜通孔底部的第二掩膜材料层中形成第二掩膜通孔；以所述阻挡层、第一掩膜材料层和第二掩膜材料层为掩膜刻蚀所述待刻蚀层，在第一掩膜沟槽和第三掩膜沟槽的底部的待刻蚀层中形成所述第一沟槽，在第二掩膜沟槽和第四掩膜沟槽的底部的待刻蚀层中形成所述第二沟槽，在所述第一掩膜通孔和第二掩膜通孔的底部的待刻蚀层中形成所述通孔。可选的，在形成所述阻挡层后，刻蚀去除所述分割掩膜层；在去除所述分割掩膜层之前，所述阻挡层还位于所述分割掩膜层的侧壁。可选的，还包括：在形成所述第一掩膜材料层之前，在所述待刻蚀层上形成第二掩膜材料层；所述第一掩膜材料层位于所述第二掩膜材料层上；在刻蚀去除所述分割掩膜层的过程中，刻蚀去除分割掩膜层侧壁的阻挡层；且在刻蚀去除所述分割掩膜层的过程中，刻蚀第一掩膜沟槽和所述第二掩膜沟槽底部的第二掩膜材料层，在第一掩膜沟槽底部的第二掩膜材料层中形成第三掩膜沟槽，在第二掩膜沟槽底部的第二掩膜材料层中形成第四掩膜沟槽；形成第三掩膜沟槽和第四掩膜沟槽之后，形成所述第一掩膜通孔；以所述阻挡层为掩膜刻蚀第一掩膜通孔底部的第二掩膜材料层，在第一掩膜通孔底部的第二掩膜材料层中形成第二掩膜通孔；以所述阻挡层、第一掩膜材料层和第二掩膜材料层为掩膜刻蚀所述待刻蚀层，在第一掩膜沟槽和第三掩膜沟槽的底部的待刻蚀层中形成第一沟槽，在第二掩膜沟槽和第四掩膜沟槽的底部的待刻蚀层中形成第二沟槽，在所述第一掩膜通孔和第二掩膜通孔的底部的待刻蚀层中形成通孔。可选的，所述分割掩膜层和所述第二掩膜材料层的材料相同。可选的，还包括：在形成所述第一掩膜通孔之前，在所述第三掩膜沟槽和第四掩膜沟槽中、第一掩膜材料层和所述阻挡层上形成第二平坦层；在所述第二平坦层上形成第二底部抗反射层；在所述第二底部抗反射层上形成第二光刻胶层，第二光刻胶层中具有第二开口，第二开口位于所述阻隔区上；以所述第二光刻胶层为掩膜，刻蚀第二开口底部的第二底部抗反射层和第二平坦层直至暴露出第一掩膜材料层的阻隔区表面，在第二开口底部的第二平坦层中形成第二中间开口；以所述第二平坦层和所述阻挡层为掩膜刻蚀第二中间开口底部的第一掩膜材料层的阻隔区，形成所述第一掩膜通孔；以所述第二平坦层和所述阻挡层为掩膜刻蚀第一掩膜通孔底部的第二掩膜材料层，形成所述第二掩膜通孔；以所述阻挡层、第一掩膜材料层和第二掩膜材料层为掩膜刻蚀所述待刻蚀层之前，去除第二平坦层、第二底部抗反射层和第二光刻胶层。可选的，所述第二掩膜材料层的材料为TiN、AlN、CuN或BN。可选的，所述第一掩膜材料层的材料为氧化硅或碳氧化硅。可选的，还包括：在所述第一沟槽中形成第一导电层；在所述第二沟槽中形成第二导电层；在所述通孔中形成导电插塞。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，在所述阻隔区暴露出的侧壁形成阻挡层，以所述阻挡层为掩膜刻蚀第一掩膜材料层的部分阻隔区以形成第一掩膜通孔。由于在形成第一掩膜通孔的过程中以所述阻挡层为掩膜，因此即使在沿第一掩膜沟槽和第二掩膜沟槽延伸方向上，第一掩膜通孔的中心与阻隔区的中心发生对准偏差，也不会发生第一掩膜通孔与第一掩膜沟槽连通或与第二掩膜沟槽连通的现象，因此避免通孔与第一沟槽连通或与第二沟槽连通的现象。因此满足工艺设计的需要，提高了半导体器件的性能。进一步，在形成分割掩膜层的基础上，能够采用一道刻蚀工艺在形成第一掩膜沟槽的同时形成第二掩膜沟槽，无需采用单独的刻蚀步骤先后形成第一掩膜沟槽和第二掩膜沟槽，因此简化了刻蚀工艺的步骤，且避免第一掩膜沟槽相对于第二掩膜沟槽的位置偏移问题。附图说明图1至图2是一种半导体器件形成过程的结构示意图；图3至图15是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的性能较差。图1至图2是一种半导体器件形成过程的结构示意图。参考本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供待刻蚀层；在所述待刻蚀层上形成第一掩膜材料层，第一掩膜材料层包括阻隔区；在第一掩膜材料层中形成分立的第一掩膜沟槽和第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽的延伸方向均平行于第一掩膜沟槽和第二掩膜沟槽之间的排列方向，第一掩膜沟槽和第二掩膜沟槽分别位于所述阻隔区的两侧，第一掩膜沟槽和第二掩膜沟槽分别暴露出阻隔区的沿第一掩膜沟槽延伸方向上的两侧侧壁；在所述阻隔区暴露出的侧壁形成阻挡层；以所述阻挡层为掩膜刻蚀第一掩膜材料层的部分阻隔区，在第一掩膜材料层的阻隔区中形成第一掩膜通孔；形成所述第一掩膜通孔后，以所述阻挡层和第一掩膜材料层为掩膜刻蚀所述待刻蚀层，在第一掩膜沟槽底部的待刻蚀层中形成第一沟槽，在第二掩膜沟槽底部的待刻蚀层中形成第二沟槽，在所述第一掩膜通孔底部的待刻蚀层中形成通孔。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供待刻蚀层；在所述待刻蚀层上形成第一掩膜材料层，第一掩膜材料层包括阻隔区；在第一掩膜材料层中形成分立的第一掩膜沟槽和第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽的延伸方向均平行于第一掩膜沟槽和第二掩膜沟槽之间的排列方向，第一掩膜沟槽和第二掩膜沟槽分别位于所述阻隔区的两侧，第一掩膜沟槽和第二掩膜沟槽分别暴露出阻隔区的沿第一掩膜沟槽延伸方向上的两侧侧壁；在所述阻隔区暴露出的侧壁形成阻挡层；以所述阻挡层为掩膜刻蚀第一掩膜材料层的部分阻隔区，在第一掩膜材料层的阻隔区中形成第一掩膜通孔；形成所述第一掩膜通孔后，以所述阻挡层和第一掩膜材料层为掩膜刻蚀所述待刻蚀层，在第一掩膜沟槽底部的待刻蚀层中形成第一沟槽，在第二掩膜沟槽底部的待刻蚀层中形成第二沟槽，在所述第一掩膜通孔底部的待刻蚀层中形成通孔。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为氮化硅或氮氧化硅。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度为5埃～20埃。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一掩膜沟槽和所述第二掩膜沟槽之前，在第一掩膜材料层的阻隔区上形成分割掩膜层；以所述分割掩膜层为掩膜刻蚀阻隔区两侧的部分第一掩膜材料层，在第一掩膜材料层中形成所述第一掩膜沟槽和所述第二掩膜沟槽；在形成所述第一掩膜通孔之前，去除所述分割掩膜层。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，还包括：在以所述分割掩膜层为掩膜刻蚀阻隔区两侧的部分第一掩膜材料层之前，在所述第一掩膜材料层和分割掩膜层上形成第一平坦层；在第一平坦层上形成第一底部抗反射层；在第一底部抗反射层上形成第一光刻胶层，第一光刻胶层中具有第一开口，第一开口位于所述分割掩膜层上、以及分割掩膜层两侧的部分第一掩膜材料层上；以所述第一光刻胶层为掩膜，刻蚀第一开口底部的第一底部抗反射层和第一平坦层直至暴露出第一掩膜材料层表面和分割掩膜层的顶部表面，在第一开口底部的第一平坦层中形成第一中间开口，第一中间开口分别位于分割掩膜层的两侧；以所述第一平坦层和所述分割掩膜层为掩膜刻蚀第一中间开口底部的第一掩膜材料层，形成所述第一掩膜沟槽和所述第二掩膜沟槽，第一掩膜沟槽和第二掩膜沟槽分别位于分割掩膜层的两侧；在去除所述分割掩膜层之前，去除所述第一平坦层、第一底部抗反射层和第一光刻胶层。6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述分割掩膜层的材料为TiN、AlN、CuN或BN。7.根据权利要求4所述的半导体器件的形成方法，其特征在于，在形成所述阻挡层之前，去除所述分割掩膜层。8.根据权利要求7所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一掩膜材料层之前，在所述待刻蚀层上形成第二掩膜材料层；所述第一掩膜材料层位于所述第二掩膜材料层上；刻蚀第一掩膜沟槽、第二掩膜沟槽和第一掩膜通孔底部的第二掩膜材料层，在第一掩膜沟槽底部的第二掩膜材料层中形成第三掩膜沟槽，在第二掩膜沟槽底部的第二掩膜材料层中形成第四掩膜沟槽，在第一掩膜通孔底部的第二掩膜材料层中...

【专利技术属性】
技术研发人员：张城龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31