一种基于关键路径复制的电路最高工作频率测试方法技术

本发明专利技术公开了一种基于关键路径复制的电路最高工作频率测试方法，具体步骤如下：步骤1，利用EDA工具对目标系统进行静态时序分析，确定关键路径；步骤2，将步骤1确定的关键路径进行复制，得到复制的时序路径；步骤3，将经步骤2复制得到的时序路径进行信号钳位；步骤4，将步骤3中进行信号钳位后的时序路径进行高低频率测试；本发明专利技术主要用来测试电路的最高工作频率，在电路调节为不同频率的工作模式下，通过检查复制时序电路输入信号上升沿和延迟相位检查信号下降沿的相位差与时钟周期的关系，便能得出电路的临界工作频率。

A Test Method of Maximum Operating Frequency of Circuit Based on Critical Path Replication

【技术实现步骤摘要】
一种基于关键路径复制的电路最高工作频率测试方法
本专利技术属于电路物理
，涉及一种基于关键路径复制的电路最高工作频率测试方法。
技术介绍
随着半导体技术的不断发展，系统设计者对于芯片的性能要求越来越高，高性能，低功耗成为了电路设计者的设计目标。为了实现更高的性能，芯片设计者在进行电路设计时要使用更小的工艺尺寸来实现电路的物理设计。特征尺寸的缩小为电路设计带来了多个方面的影响，一方面，更小的工艺尺寸使得晶圆上所制造的芯片的个数增多，而且芯片的工作频率和集成度也随特征尺寸的缩小而逐步提高；另一方面，工艺尺寸的缩小对集成电路制造技术，尤其是光刻技术提出了更高的要求，不断降低的工艺尺寸使得互连线的间距越来越小，互连线间的计生效应更加明显，使得传输线上的信号产生畸变和延时，严重制约了芯片的性能。工艺厂商在生产集成电路时，不可避免地会产生工艺偏差，在较大的特征尺寸下，工艺偏差的影响并不明显，而随着特征尺寸的不断缩小，工艺偏差对设计的影响越来越大。鉴于此，针对工艺偏差的研究已经在晶圆之间，晶圆内部的模型与机理，工艺优化等方面取得了一些成果。IBM公司研究了在32nm工艺节点以下工艺偏差对阈值本文档来自技高网...

【技术保护点】
1.一种基于关键路径复制的电路最高工作频率测试方法，其特征在于，具体步骤如下：步骤1，利用EDA工具对目标系统进行静态时序分析，确定关键路径；步骤2，将步骤1确定的关键路径进行复制，得到复制的时序路径；步骤3，将经步骤2复制得到的时序路径进行信号钳位；步骤4，将步骤3中进行信号钳位后的时序路径进行高低频率测试。

【技术特征摘要】
1.一种基于关键路径复制的电路最高工作频率测试方法，其特征在于，具体步骤如下：步骤1，利用EDA工具对目标系统进行静态时序分析，确定关键路径；步骤2，将步骤1确定的关键路径进行复制，得到复制的时序路径；步骤3，将经步骤2复制得到的时序路径进行信号钳位；步骤4，将步骤3中进行信号钳位后的时序路径进行高低频率测试。2.根据权利要求1所述的一种基于关键路径复制的电路最高工作频率测试方法，其特征在于，所述步骤1具体包括：利用EDA工具对目标系统进行静态时序分析，得到关键路径上标准...

【专利技术属性】
技术研发人员：余宁梅，马文恒，海洋，叶晨，黄自力，张文东，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：陕西,61