编程效率增强的一次性可编程存储器件及其制造方法技术

本申请公开了编程效率增强的一次性可编程存储器件及其制造方法。所述一次性可编程(OTP)存储器件包括多个单位单元，所述多个单位单元分别位于字线和位线的交叉点处。每个单位单元包括串联耦接的选择晶体管和存储晶体管。所述选择晶体管包括通过第一沟道区而分开的漏极区和公共结区，并且包括设置在所述第一沟道区上的选择栅极结构。所述存储晶体管包括通过第二沟道区而分开的源极区和公共结区，并且包括设置在所述第二沟道区上的浮置栅极结构。所述源极区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度小于所述公共结区和所述浮置栅极结构之间的重叠区域在沟道长度方向上的长度。

One-time Programmable Memory Device with Enhanced Programming Efficiency and Its Manufacturing Method

【技术实现步骤摘要】
编程效率增强的一次性可编程存储器件及其制造方法相关申请的交叉引用本申请要求于2018年2月23日提交的申请号为10-2018-0022199的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的各种实施例总体上涉及一次性可编程存储器件，并且更具体地，涉及具有增强的编程效率的一次性可编程存储器件以及用于制造其的方法。
技术介绍
非易失性存储器件即使在电源中断时也保留其存储的数据。非易失性存储器件可以包括只读存储器(ROM)器件、磁盘、光盘、以及闪存器件等。特别地，ROM器件可以包括不能够重新写入数据的一次性可编程(OTP)存储器件。可以通过使用例如电荷存储型存储单元或反熔丝型存储单元来实现OTP存储器件的存储单元。电荷存储型OTP存储单元可以被配置为具有层叠栅极结构，该层叠栅极结构包括设置在衬底的沟道区之上的浮置栅极。通过将电荷注入浮置栅极，可以将逻辑信息存储在OTP存储单元中。由于浮置栅极被电隔离，所以即使在施加到OTP存储单元的电源电压中断之后，存储在浮置栅极中的电荷仍可保留。存储在浮置栅极中的电荷可影响OTP存储单元的源极区和漏极区之间的沟道区的导电性。因此，可以通过感测流过沟道区的单元电流来读出OTP存储单元的信息。
技术实现思路
根据一个实施例，一种一次性可编程(OTP)存储器件包括多个单位单元，所述多个单位单元分别位于分别设置在多个行中的字线与分别设置在多个列中的位线的交叉点处。所述多个单位单元中的每一个包括串联耦接的选择晶体管和存储晶体管。选择晶体管包括通过第一沟道区将彼此分开的漏极区和公共结区，并且还包括设置在第一沟道区之上的选择栅极结构。所述存储晶体管包括通过第二沟道区将彼此分开的源极区和公共结区，以及设置在第二沟道区之上的浮置栅极结构。所述漏极区耦接到位线中的任何一个位线。所述源极区耦接到公共源极线。所述源极区和浮置栅极结构之间的重叠区域在存储晶体管的沟道长度方向上的长度小于公共结区和浮置栅极结构之间的重叠区域在存储晶体管的沟道长度方向上的长度。根据实施例，一种一次性可编程(OTP)存储器件包括：多个有源区，所述多个有源区沿第一方向延伸并且在与第一方向相交的第二方向上彼此间隔开地设置在阱区中；多个选择栅极电极，其沿第二方向延伸而与所述多个有源区交叉并在第一方向上彼此间隔开；以及多个浮置栅极，其以矩阵形式排列而与所述多个有源区交叉并且包括多组浮置栅极。如果“i”是奇数，则所述多个选择栅极电极之中的第i选择栅极电极和第i+1选择栅极电极被设置成在多组浮置栅极之中的第i组浮置栅极与多组浮置栅极之中的第i+1组浮置栅极之间彼此相邻，其中，第i组浮置栅极在第二方向上排列，第i+1组浮置栅极在第二方向上排列。漏极区被分别设置在第i选择栅极电极和第i+1选择栅极电极之间的有源区中。公共结区被分别设置在多个选择栅极电极中的每一个和与其相邻的浮置栅极之间的有源区中。源极区被分别设置在多组浮置栅极之中的第i组浮置栅极和第i-1组浮置栅极之间的有源区中。所述源极区和浮置栅极之间的重叠区域在第一方向上的长度小于所述公共结区和浮置栅极之间的重叠区域在第一方向上的长度。根据一个实施例，一种一次性可编程(OTP)存储器件包括多个单位单元。所述多个单位单元中的每一个包括：选择晶体管，其包括通过第一沟道区而与公共结区分开的漏极区；以及存储晶体管，其包括通过第二沟道区而与公共结区分开的源极区和设置在该第二沟道区之上的浮置栅极结构。在存储晶体管的沟道长度方向上，存储晶体管的源极区和浮置栅极结构之间的重叠区域小于公共结区和浮置栅极结构之间的重叠区域的长度。根据一个实施例，提供了一种制造一次性可编程OTP存储器件的方法。该方法包括在衬底的上部中形成阱区以及在阱区之上形成选择栅极结构和浮置栅极结构。所述选择栅极结构中的每一个被形成为包括顺序层叠的第一栅极绝缘层和选择栅极电极，并且浮置栅极结构中的每一个被形成为包括顺序层叠的第二栅极绝缘层和浮置栅极。使用倾斜离子注入技术来将第一导电类型的杂质离子注入到彼此相邻的浮置栅极结构之间的阱区中。使用垂直离子注入技术来将第二导电类型的杂质离子注入到彼此相邻的浮置栅极结构之间的阱区中。将第二导电类型的杂质离子注入到彼此相邻的浮置栅极结构和选择栅极结构之间以及彼此相邻的选择栅极结构之间的阱区中。使杂质离子扩散，以在彼此相邻的浮置栅极结构之间的阱区中形成源极区、在彼此相邻的选择栅极结构之间的阱区中形成漏极区以及在彼此相邻的浮置栅极结构和选择栅极结构之间的阱区中形成公共结区。附图说明鉴于附图和随附的详细描述，本专利技术构思的各种实施例将变得更加明显，其中：图1是示出根据实施例的一次性可编程存储器件的布局图；图2是沿图1的线I-II截取的横截面图；图3是示出根据实施例的从一次性可编程存储器件中包括的多个单位单元中选择的任何一个的编程操作的截面图；图4是示出包括具有不同沟道长度的存储晶体管的各个OTP存储单元的单元耦接特性的图表；图5是示出根据实施例的从一次性可编程存储器件中包括的多个单位单元中选择的任何一个的读取操作的截面图；以及图6至图9是示出根据实施例的制造一次性可编程存储器件的方法的截面图。具体实施方式在以下对实施例的描述中，将理解，术语“第一”和“第二”旨在标识元件，但不用于仅限定元件本身或用于意指特定顺序。另外，当一个元件被称为位于另一个元件“上”、“之上”、“上面”、“之下”或“下方”时，其旨在意指相对位置关系，但不用于限制该元件直接接触其他元件、或者在它们之间存在至少一个居间元件的特定情况。因此，本文中使用的诸如“上”、“之上”、“上面”、“之下”、“下方”、“下面”等术语仅用于描述特定实施例的目的，并非旨在限制本公开的范围。此外，当一个元件被称为“连接”或“耦接”到另一个元件时，该元件可以直接电或机械地连接或耦接到其他元件，或者可以通过替换它们之间的其他元件来形成连接关系或耦接关系。各种实施例针对具有增强的编程效率的一次性可编程(OTP)存储器件以及制造其的方法。图1是示出根据实施例的一次性可编程(OTP)存储器件100的布局图，并且图2是沿图1的线I-II截取的横截面图。在图1和2中，相同的附图标记或相同的附图字符表示相同的元件。参照图1和图2，OTP存储器件100可以被配置为包括多个单位单元。该多个单位单元可以分别位于与行对应的多个字线和与列对应的多个位线的交叉点处以提供单元阵列。图1示出了单位单元沿第一至第四行R0、R1、R2和R3以及第一至第六列C0、C1、C2、C3、C4和C5排列的示例。行的数量和列的数量可以被设置成不同。在本实施例中，第一方向意指图1中的横向方向，并且第二方向意指图1中的垂直方向。OTP存储器件100可以包括多个有源区，例如，第一至第六有源区121至126。第一至第六有源区121至126沿第一方向排列并且彼此间隔开。第一至第六有源区121至126可以各自在第二方向上延伸。第一至第六有源区121至126中的每一个可以由排列在第一至第六列C0、......和C5中的任何一个中的单位单元来共享。虽然未在附图中示出，但是第一至第六有源区121至126可以通过隔离层来限定。第一至第六有源区121至126可以被设置在形成在衬底101中的阱区110中。因本文档来自技高网...

【技术保护点】
1.一种一次性可编程OTP存储器件，包括多个单位单元，所述多个单位单元分别位于分别设置在多个行中的字线与分别设置在多个列中的位线的交叉点处，其中，所述多个单位单元中的每一个单位单元包括：选择晶体管，其包括通过第一沟道区将彼此分开的漏极区和公共结区，以及设置在所述第一沟道区之上的选择栅极结构；以及存储晶体管，其包括通过第二沟道区将彼此分开的源极区和公共结区，以及设置在所述第二沟道区之上的浮置栅极结构，其中，所述漏极区耦接到所述位线中的任何一个位线，其中，所述源极区耦接到公共源极线，以及其中，所述源极区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度小于所述公共结区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度。

【技术特征摘要】
2018.02.23 KR 10-2018-00221991.一种一次性可编程OTP存储器件，包括多个单位单元，所述多个单位单元分别位于分别设置在多个行中的字线与分别设置在多个列中的位线的交叉点处，其中，所述多个单位单元中的每一个单位单元包括：选择晶体管，其包括通过第一沟道区将彼此分开的漏极区和公共结区，以及设置在所述第一沟道区之上的选择栅极结构；以及存储晶体管，其包括通过第二沟道区将彼此分开的源极区和公共结区，以及设置在所述第二沟道区之上的浮置栅极结构，其中，所述漏极区耦接到所述位线中的任何一个位线，其中，所述源极区耦接到公共源极线，以及其中，所述源极区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度小于所述公共结区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度。2.根据权利要求1所述的OTP存储器件，其中，所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构。3.根据权利要求1所述的OTP存储器件，其中，所述漏极区和所述公共结区包括P型杂质浓度，所述P型杂质浓度高于所述源极区的P型杂质浓度。4.根据权利要求3所述的OTP存储器件，还包括N型阱区，所述N型阱区包围所述漏极区、所述公共结区和所述源极区所有的底表面和侧表面。5.根据权利要求1所述的OTP存储器件，其中，所述公共结区和所述源极区中的每一个包括单结结构。6.根据权利要求1所述的OTP存储器件，其中，所述源极区的结深度小于所述公共结区的结深度。7.根据权利要求1所述的OTP存储器件，其中，所述选择栅极结构包括设置在所述第一沟道区之上的第一栅极绝缘层和设置在所述第一栅极绝缘层之上并耦接到所述字线中的一个字线的选择栅极电极；以及其中，所述浮置栅极结构包括设置在所述第二沟道区之上的第二栅极绝缘层和设置在所述第二栅极绝缘层之上的浮置栅极。8.根据权利要求7所述的OTP存储器件，其中，所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构；以及其中，如果所述字线中的一个字线和所述公共源极线被接地并且正编程电压被施加至所述位线中的一个位线，则所述OTP存储器件执行从所述多个单位单元中选中的一个单位单元的编程操作。9.根据权利要求7所述的OTP存储器件，其中，所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构；以及其中，如果所述字线中的一个字线和所述公共源极线被接地并且正读取电压被施加至所述位线中的一个位线，则所述OTP存储器件执行从所述多个单位单元中选中的一个单位单元的读取操作。10.一种一次性可编程OTP存储器件，包括：多个有源区，所述多个有源区沿第一方向延伸并且在第二方向上彼此间隔开地设置在阱区中，所述第二方向与所述第一方向相交；多个选择栅极电极，其沿第二方向延伸而与所述多个有源区交叉，并在所述第一方向上彼此间隔开；以及多个浮置栅极，其以矩阵形式排列而与所述多个有源区交叉，并且包括多组浮置栅极，其中，如果“i”是奇数，则所述多个选择栅极电极之中的第i选择栅极电极和第i+1选择栅极电极被设置成在所述多组浮置栅极之中的第i组浮置栅极与所述多组浮置栅极之中的第i+1组浮置栅极之间彼此相邻，所述第i组浮置栅极在第二方向上排列，所述第i+1组浮置栅极在第二方向上排列，其中，漏极区被分别设置在所述第i选择栅极电极和所述第i+1选择栅极电极之间的有源区中，其中，公共结区被分别设置在所述多个选择栅极电极中的每一个选择栅极电极和与其相邻的所述浮置栅极之间的有源区中；其中，源极区被分别设置在所述多组浮置栅极之中的所述第i组浮置栅极和第i-1组浮置栅极之间的有源区中，以及其中，所述源极区和所述浮置栅极之间的重叠区域在所述第一方向上的长度小于所述公共结区和所述浮置栅极之间的重叠区域在所述第一方向上的长度。11.根据权利要求10所述的OTP存储器件，其中，如果“j”是自然数，则所述多个有源区之中的第j有源区由形成在多个列之中的第j列中的单位单元共享；其中，所述多...

【专利技术属性】
技术研发人员：崔光一，
申请(专利权)人：爱思开海力士系统集成电路有限公司，
类型：发明
国别省市：韩国,KR