存储装置制造方法及图纸

实施方式提供一种提升存储单元的存储保持特性且能够微细化的存储装置。实施方式的存储装置具备：多个电极膜，在第1方向积层，且在与所述第1方向交叉的第2方向延伸；第1半导体膜，接近所述多个电极膜而设置，且在所述第1方向延伸；第1电荷保持膜，设置在所述多个电极膜中的1个电极膜与所述半导体膜之间，包含金属、金属化合物、或高介电材料中的任一者；及第2半导体膜，位于所述第1半导体膜与所述电荷保持膜之间，于所述第1半导体膜与所述多个第1电极膜的一个之间以及所述第1半导体膜与所述多个第1电极膜的另一个之间在所述第1方向连续地延伸。所述第2半导体膜与所述多个电极膜、所述第1电荷保持膜及所述第1半导体膜电性绝缘。

Storage device

【技术实现步骤摘要】
存储装置[相关申请案]本申请案享有以日本专利申请案2018-27594号(申请日：2018年2月20日)为基础申请案的优先权。本申请通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种存储装置。
技术介绍
业界正进行通过三维配置存储单元而使存储容量增大的存储装置的开发。例如，NAND型存储装置具有如下存储单元构造，即，积层多个电极膜，且在沿其积层方向延伸的半导体膜与各电极膜之间配置有电荷保持部。电荷保持部为了提升其存储保持特性，优选具有例如包含多晶硅的浮动栅极、及包含金属或高介电常数材料的电荷保持膜。然而，在电极膜与半导体膜之间包含浮动栅极及电荷保持膜的两者的构造的存储单元在其尺寸的缩小存在极限，因而成为妨碍微细化的主要因素。
技术实现思路
实施方式提供一种提升存储单元的存储保持特性的能够微细化的存储装置。实施方式的存储装置具备：多个第1电极膜，于第1方向积层，且在与所述第1方向交叉的第2方向延伸；第1半导体膜，接近所述多个第1电极膜而设置，且在所述第1方向延伸；第1电荷保持膜，设置在所述多个第1电极膜中的1个第1电极膜与所述第1半导体膜之间，且包含金属、金属化合物、或高介电材料中的任一者；及第2半导体膜，位于所述第1半导体膜与所述第1电荷保持膜之间，于所述第1半导体膜与所述多个第1电极膜的一个之间以及所述第1半导体膜与所述多个第1电极膜的另一个之间在所述第1方向连续地延伸。所述第2半导体膜与所述多个第1电极膜、所述第1电荷保持膜及所述第1半导体膜电性绝缘。附图说明图1是表示实施方式的存储装置的示意剖视图。图2(a)、(b)是表示实施方式的存储装置的存储单元的示意图。图3是表示实施方式的存储装置的制造过程的示意图。图4是表示继图3的制造过程的示意图。图5是表示继图4的制造过程的示意图。图6是表示继图5的制造过程的示意图。图7(a)、(b)是表示继图6的制造过程的示意图。图8是表示继图7的制造过程的示意图。图9是表示继图8的制造过程的示意图。图10(a)、(b)是表示继图9的制造过程的示意图。图11(a)、(b)是表示继图10的制造过程的示意图。图12(a)、(b)是表示继图11的制造过程的示意图。图13(a)～(c)是表示继图12的制造过程的示意图。图14是表示继图13的制造过程的示意图。图15是表示继图14的制造过程的示意图。图16(a)～(c)是表示继图15的制造过程的示意图。图17是表示继图16的制造过程的示意图。图18(a)～(c)是表示继图17的制造过程的示意图。图19是表示继图18的制造过程的示意图。图20是表示继图19的制造过程的示意图。图21是表示继图20的制造过程的示意图。图22是表示继图21的制造过程的示意图。图23是表示继图22的制造过程的示意图。图24是表示继图23的制造过程的示意图。具体实施方式以下，一面参照图式一面对实施方式进行说明。对图式中的相同部分标附相同编号并适当省略其详细说明，对不同部分进行说明。另外，图式是示意性或概念性图式，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实情况相同。此外，即便在表示相同部分的情况下，亦存在根据图式而不同地表示相互的尺寸或比率的情况。进而，使用各图中所示的X轴、Y轴及Z轴对各部分的配置及构成进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。此外，存在以Z方向为上方且以其相反方向为下方进行说明的情况。图1是表示实施方式的存储装置1的示意剖视图。存储装置1是包含三维配置的存储单元的NAND型存储装置，包含存储单元区域MCR及引出区域HUP。存储单元区域MCR包含有在Z方向积层的多个电极膜(以下，字线WL、选择栅极SGS及SGD)。引出区域HUP包含使字线WL、选择栅极SGS、SGD及下层的电路与上层配线(未图示)电性连接的接触插塞CT、CG及CDS。在图1中，表示有存储单元区域MCR的剖视图MCR1、MCR2、及引出区域的剖视图HUP1、HUP2。剖视图MCR1表示沿X-Z平面的存储单元区域MCR的剖面，剖视图MCR2表示沿Y-Z平面的存储单元区域MCR的剖面。此外，剖视图HUP1表示沿Y-Z平面的引出区域HUP的剖面，剖视图HUP2表示沿Y-Z平面的引出区域HUP的剖面。如图1所示，存储装置1包含选择栅极SGS、字线WL、选择栅极SGD、及半导体膜20。选择栅极SGS、字线WL及选择栅极SGD分别在Y方向延伸。半导体膜20在选择栅极SGS、字线WL及选择栅极SGD的积层方向(Z方向)延伸。在半导体膜20与选择栅极SGS、字线WL及选择栅极SGD之间分别设置有电荷保持膜30。电荷保持膜30是以沿半导体膜20在Z方向排列且在Z方向上相互隔开的方式设置。存储装置1在半导体膜20与电荷保持膜30之间进而包含浮动电位膜40。浮动电位膜40与选择栅极SGS、字线WL、选择栅极SGD及半导体膜20电性绝缘。浮动电位膜40是以沿半导体膜20在Z方向延伸的方式设置。此外，浮动电位膜40例如为在Z方向连续地延伸的半导体膜。浮动电位膜40例如为掺杂有P型杂质的P型半导体膜。半导体膜20具有在X方向积层有半导体膜20a及半导体膜20b的构造。半导体膜20例如以覆盖绝缘性芯21的方式设置。绝缘性芯21例如为在Z方向延伸的柱状的氧化硅。半导体膜20b位于半导体膜20a与绝缘性芯21之间。半导体膜20经由顶盖膜23及连接插塞25与上层的位线(未图示)电性连接。位线例如以在X方向延伸的方式设置。半导体膜20在其下端与下层的配线INC连接。配线INC经由层间绝缘膜13设置在例如衬底10之上。配线INC例如在X方向延伸且与未图示的多个半导体膜20连接。配线INC例如具有在Z方向依序积层半导体膜15、金属膜17、及半导体膜19而成的构造。半导体膜20与半导体膜19连接。如图1中的引出区域HUP1所示，选择栅极SGS、字线WL及选择栅极SGD的端部呈阶梯状设置。选择栅极SGS的Y方向的长度长于选择栅极SGD的Y方向的长度。位于靠近选择栅极SGS的位置的字线WL的Y方向的长度，长于靠近选择栅极SGD的字线WL的Y方向的长度。接触插塞CT在Z方向延伸，与各端部连接。与选择栅极SGS电性连接的接触插塞CT的Z方向的长度，长于与选择栅极SGD电性连接的接触插塞CT的Z方向的长度。与位于靠近选择栅极SGS的位置的字线WL电性连接的接触插塞CT的Z方向的长度，长于与靠近选择栅极SGD的字线WL电性连接的接触插塞CT的Z方向的长度。引出区域HUP2进而包含接触插塞CDS及CG。引出区域HUP2设置在较存储单元区域MCR及引出区域HUP1更靠外侧。接触插塞CDS与设置在衬底10的晶体管Tr的源极区域及漏极区域分别连接，接触插塞CG与晶体管Tr的栅极电极连接。晶体管Tr的栅极电极例如具有与设置在存储单元区域MCR的配线INC相同的积层构造。图2(a)及2(b)是表示实施方式的存储装置的存储单元MC的构造的示意图。图2(a)是包含半导体膜20的沿X-Y平面的剖视图，图2(b)是沿X-Z平面的剖视图。如图2(a)所示，半导体膜20是配置在存储器孔MH的内部，该存储器孔MH设置在于X方向邻接的字线WL之间。存储器孔MH在Z方向延伸，将填埋在邻接的字本文档来自技高网...

【技术保护点】
1.一种存储装置，其特征在于具备：多个第1电极膜，在第1方向积层，且在与所述第1方向交叉的第2方向延伸；第1半导体膜，接近所述多个第1电极膜而设置，且在所述第1方向延伸；第1电荷保持膜，设置在所述多个第1电极膜中的1个第1电极膜与所述第1半导体膜之间，且包含金属、金属化合物、或高介电材料中的任一者；及第2半导体膜，位于所述第1半导体膜与所述第1电荷保持膜之间，于所述第1半导体膜与所述多个第1电极膜的一个之间以及所述第1半导体膜与所述多个第1电极膜的另一个之间在所述第1方向连续地延伸，且与所述多个第1电极膜、所述第1电荷保持膜及所述第1半导体膜电性绝缘。

【技术特征摘要】
2018.02.20 JP 2018-0275941.一种存储装置，其特征在于具备：多个第1电极膜，在第1方向积层，且在与所述第1方向交叉的第2方向延伸；第1半导体膜，接近所述多个第1电极膜而设置，且在所述第1方向延伸；第1电荷保持膜，设置在所述多个第1电极膜中的1个第1电极膜与所述第1半导体膜之间，且包含金属、金属化合物、或高介电材料中的任一者；及第2半导体膜，位于所述第1半导体膜与所述第1电荷保持膜之间，于所述第1半导体膜与所述多个第1电极膜的一个之间以及所述第1半导体膜与所述多个第1电极膜的另一个之间在所述第1方向连续地延伸，且与所述多个第1电极膜、所述第1电荷保持膜及所述第1半导体膜电性绝缘。2.根据权利要求1所述的存储装置，其特征在于：进而具备多个绝缘膜，分别设置在所述多个第1电极膜之间，所述多个绝缘膜...

【专利技术属性】
技术研发人员：村越笃，佐佐木広器，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP