【技术实现步骤摘要】
半导体器件相关申请的交叉引用于2018年2月22日提交的日本专利申请No.2018-030032的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
本公开涉及电平转换电路，并且还涉及输出具有与输入信号不同的电压的输出信号的译码电路。
技术介绍
用于逻辑混合非易失性存储器电路的电源是各种各样的。在逻辑电路部分中通常使用低压电源(VDD，约1V)，在非易失性存储器的外围电路中通常使用中压电源(VCC，约3V)，并且进一步，通过提升来自中压电源的电压而生成的正高压电源(VPP，最大约11V)和负高压电源(VEE，最大约-8V)用于在存储单元中进行写入和擦除(参考日本未审查专利申请公开No.2011-165269)。用于逻辑电路部分的低压MOS晶体管正在逐渐缩小，并且小型化逐年推进。据此，有必要在耐压方面以较低的电源电压来操作晶体管，这导致降低低压电源的电压。另一方面，形成诸如闪存等非易失性存储器部分的高压MOS晶体管难以小型化并且仍然保持中压和高压。处理高电压的译码电路基本上需要由高压MOS晶体管来形成。然而，译码电路需要处理其内部的低压电源电平的信号。当低压电...
【技术保护点】
1.一种半导体器件，包括：第一存储块和第二存储块，每个存储块包括根据阈值电压的电平变化存储数据的多个存储晶体管、以及向所述晶体管的每个栅极提供每个电压的多个存储栅极线；第一电压控制线和第二电压控制线，与所述第一存储块对应地设置，用于驱动所述存储栅极线；第三电压控制线和第四电压控制线，与所述第二存储块对应地设置，用于驱动所述存储栅极线；第一译码器，驱动所述第一电压控制线和所述第三电压控制线；第二译码器，驱动所述第二电压控制线和所述第四电压控制线；以及电压控制电路，控制提供给所述第一译码器和所述第二译码器的电压，其中所述电压控制电路：在写入操作之前，向所述第一译码器提供第一电压...
【技术特征摘要】
2018.02.22 JP 2018-0300321.一种半导体器件，包括：第一存储块和第二存储块，每个存储块包括根据阈值电压的电平变化存储数据的多个存储晶体管、以及向所述晶体管的每个栅极提供每个电压的多个存储栅极线；第一电压控制线和第二电压控制线，与所述第一存储块对应地设置，用于驱动所述存储栅极线；第三电压控制线和第四电压控制线，与所述第二存储块对应地设置，用于驱动所述存储栅极线；第一译码器，驱动所述第一电压控制线和所述第三电压控制线；第二译码器，驱动所述第二电压控制线和所述第四电压控制线；以及电压控制电路，控制提供给所述第一译码器和所述第二译码器的电压，其中所述电压控制电路：在写入操作之前，向所述第一译码器提供第一电压和低于所述第一电压的第二电压，并且向所述第二译码器提供在所述第一电压与所述第二电压之间的第三电压和所述第二电压，以及在写入操作模式下，向所述第一译码器提供所述第一电压和所述第三电压，并且向所述第二译码器提供在所述第三电压与所述第二电压之间的第四电压和低于所述第二电压的第五电压。2.根据权利要求1所述的器件，其中所述第一译码器至所述第四译码器包括：第一驱动器电路至第四驱动器电路，与所述第一电压控制线至所述第四电压控制线对应地设置，以驱动相应的电压控制线，以及第一电平转换器至第四电平转换器，与所述第一驱动器电路至所述第四驱动器电路对应地设置，以转换每个输入信号的电压电平，并且将所述电压电平输出到相应的驱动器电路。3.根据权利要求2所述的器件，其中在所述写入操作模式下，所述第一电平转换器通过根据所述第三电压驱动所述第一驱动器电路来向所述第一电压控制线提供所述第一电压，其中在所述写入操作模式下，所述第二电平转换器通过根据所述第五电压驱动所述第二驱动器电路来向所述第二电压控制线提供所述第四电压，其中在所述写入操作模式下，所述第三电平转换器通过根据所述第一电压驱动所述第三驱动器电路来向所述第三电压控制线提供所述第三电压，并且其中在所述写入操作模式下，所述第四电平转换器通过根据所述第五电压驱动所述第四驱动器电路来向所述第四电压控制线提供所述第四电压。4.根据权利要求3所述的器件，其中所述第一驱动器电路至所述第四驱动器电路中的每个驱动器电路包括：用于分别驱动所述相应的电压控制线的第一导电类型晶体管和第二导电类型晶体管，并且其中在所述写入操作模式下，当所述第五电压被施加到所述第一导电类型晶体管的栅极时，所述第四电压被提供给所述相应的电压控制线。5.根据权利要求1所述的器件，还包括：第五电压控制线和第六电压控制线，共同控制所述第一存储块中的存储栅极线中的一个存储栅极线和所述第二存储块中的存储栅极线中的一个存储栅极线；第七电压控制线和第八电压控制线，共同控制所述第一存储块中的存储栅极线中的另一存储栅极线和所述第二存储块中的存储栅极线中的另一存储栅极线；第三译码器，驱动所述第五电压控制线和所述第七电压控制线；第四译码器，驱动所述第六电压控制线和所述第八电压控制线；以及第二电压控制电路，向所述第三译码器和所述第四译码器提供每个电压，其中所述第二电压控制电路：在所述写入操作之前，向所述第三译码器提供所述第一电压和所述第二电压，并且向所述第四译码器提供所述第一电压和所述第二电压，以及在所述写入操作模式下，向所述第三译码器提供所述第四电压和所述第五电压，并且向所述第四译码器提供所述第四电压和所述第六电压。6.一种半导体器件，包括：第一存储块和第二存储块，包括根据阈值电压的电平变化存储数据的多个存储晶体管、以及向所述存储晶体管的每个栅极提供每个电压的多个存储栅极线；第一电压控制线和第二电压控制线，与所述第一存储块对应地设置，用于驱动所述存储栅极线；第三电压控制线和第四电压控制线，与所述第二存储块对应地设置，用于驱动所述存储栅极线；第一译码器，驱动所述第一电压控制线和所述第三电压控制线；第二译码器，驱动所述第二电压控制线和所述第四电压控制线；以及第一电压控制电路，控制提供给所述第一译码器和所述第二译码器的电压，其中所述第一电压控制电路：在擦除操作之前，向所述第一译码器提供...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。