一种开关电路及电容电阻混合型SAR ADC制造技术

本发明专利技术公开了一种开关电路及电容电阻混合型SAR ADC；开关电路包括源极与电源电连接的开关管，还包括电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三PMOS管以及第三NMOS管；电阻的一端接电源，另一端与第一PMOS管的源极电连接；第一PMOS管的漏极与第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；第一PMOS管的栅极与第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；第一NMOS管的源极接地；第二PMOS管的源极接电源；第二NMOS管的源极接地；第三NMOS管的源极接地，漏极与第三PMOS管的漏极电连接；第三PMOS管的源极接电源，栅极与第三PMOS管的漏极、开关管的栅极电连接；本发明专利技术降低源极电压对开关管导通阻抗的影响。

A Switching Circuit and Capacitor-Resistance Hybrid SAR ADC

【技术实现步骤摘要】
一种开关电路及电容电阻混合型SARADC
本专利技术涉及集成电路
，尤其涉及一种开关电路及电容电阻混合型SARADC。
技术介绍
随着数字技术和通信技术的不断发展，对于模拟数字转换器(Analog-to-DigitalConverter，ADC)的要求越来越高。ADC的作用是将连续的电压信号转化为数字编码，对其性能的要求主要是高速、高分辨率和低功耗。ADC的类型有很多种，而其中的逐次逼近式的模拟数字转换器(SuccessiveApproximationRegisterADC，SARADC)以中等速度、中等分辨率、低成本和低功耗受到广泛的应用，被应用于无线传感网络，生物医学仪器，电阻型触摸屏等设备上。如图1所示，一种电容电阻混合型SARADC电路框图，包括开关管S、电阻串结构RDAC，电容阵列CDAC，SAR逻辑控制SARLOGIC和比较器CMP；开关管S为PMOS管，开关管S的栅极接地GND，源极接电源AVCC，漏极与电阻串结构RDAC的输入端电连接；电阻串结构RDAC的输出端与电容阵列CDAC的输入端连接；比较器CMP的一个输入端与电容阵列CDAC的输出端以及参考电压VCM电连接，比较器CMP的另一个输入端接参考电压VCM，比较器CMP的输出端与SAR逻辑控制SARLOGIC的输入端连接，SAR逻辑控制SARLOGIC的输出端输出转换后的数据DATA，SAR逻辑控制SARLOGIC的两个控制信号输出端分别输出控制信号给电阻串结构RDAC以及电容阵列CDAC。此时，开关管S的导通阻抗RON表示为其中，μp为开关管S的载流子迁移率，COX为开关管S单位面积的栅氧化层电容，VG表示开关管S的栅极电压(此处为地电压)，VS表示开关管S的源极电压(此处为电源AVCC的电压)，VTH表示PMOS管的阈值电压，W/L表示开关管S的宽长比。因为地电压为0，开关管S的导通阻抗当电源AVCC的电压变化，即栅极电压VS变化时，开关管S的导通阻抗RON会随着变化；又由于开关管S与电阻串结构RADC串联，由电阻的串联分压可知，当开关管S的导通阻抗RON变化时，电源AVCC输出给电阻串结构RADC的基准电压Vref也会发生变化，进而影响电容电阻混合型SARADC的转换精度。
技术实现思路
本专利技术的第一目的旨在提供一种开关电路，降低开关管的源极电压变化对开关管导通阻抗的影响。本专利技术的第一目的由以下技术方案实现：一种开关电路，包括源极与电源电连接的开关管，还包括偏置电流产生电路以及电流电压产生电路；所述偏置电流产生电路包括电阻、第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述电流电压转换电路包括第三PMOS管以及第三NMOS管；所述电阻的一端接电源，另一端与所述第一PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；所述第一NMOS管的源极接地；所述第二PMOS管的源极接电源；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，漏极与所述第三PMOS管的漏极电连接；所述第三PMOS管的源极接电源，栅极与所述第三PMOS管的漏极、所述开关管的栅极电连接。本专利技术的第二个目的旨在提供一种电容电阻混合型SARADC，降低开关管源极电压对开关管导通阻抗的影响，进而降低开关管导通阻抗变化对SARADC转换精度的影响。本专利技术的第二个目的由以下技术方案实现：一种电容电阻混合型SARADC，包括电阻串结构、电容阵列、SAR逻辑控制、比较器以及权利要求1所述的开关电路；所述开关管的漏极与所述电阻串结构的输入端电连接；所述电阻串结构的输出端与所述电容阵列的输入端连接；所述比较器的一个输入端与所述电容阵列的输出端电连接，并通过开关与参考电压电连接，所述比较器的另一个输入端接参考电压，所述比较器的输出端与所述SAR逻辑控制的输入端连接；所述SAR逻辑控制的输出端输出转换后的数据；所述SAR逻辑控制的两个控制信号输出端分别输出控制信号给电阻串结构以及电容阵列。作为具体的实施方式，所述电阻串结构包括K位电阻型DAC电路；所述K位电阻型DAC电路包括2K个等阻值串联电阻。进一步地，所述K位电阻型DAC电路的两个输出端分别输出高电平和低电平；所述高电平为2K个等阻值串联电阻中2n-1个串联电阻的电压，n≤K；所述低电平为2K个等阻值串联电阻中2n-1-1个串联电阻的电压；所述SAR逻辑控制输出控制信号控制所述高电平与低电平的数值。作为具体的实施方式，所述2K个等阻值串联电阻分别为电阻R0、电阻R1、电阻R2、……、电阻电阻所述电阻R0接地，所述电阻与所述开关管的漏极连接；所述K位电阻型DAC电路还包括第一开关组以及第二开关组；第一开关组包括2K个开关，分别为开关SH1、开关SH2、……开关开关以及开关第二开关组包括2K个开关，分别为开关SL1、开关SL2、开关SL3、……、开关以及开关所述开关SH1、开关SH2、……、开关开关以及开关的一端分别与电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻和电阻的公共端、电阻和电阻的公共端以及电阻和开关管S的公共端连接，开关SH1、开关SH2、……、开关开关以及开关的另一端连接在一起，输出所述高电平；所述开关SL1、开关SL2、开关SL3、……、开关以及开关的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻和电阻的公共端以及电阻和电阻的公共端连接，开关SL1、开关SL2、开关SL3、……、开关以及开关的另一端连接在一起，输出所述低电平。所述SAR逻辑控制输出控制信号控制第一开关组中的开关SHn与第二开关组中的开关SLn闭合，控制第一开关组中除了开关SHn的开关断开，控制第二开关组中除了开关SLn的开关断开，n为正整数，且n＝1，2……2K。作为具体的实施方式，所述2K个等阻值串联电阻分别为电阻R0、电阻Rm-1、电阻Rm、电阻Rm+1、……、电阻所述电阻R0接地，所述电阻与所述开关管的漏极连接，m＝1，2……2K-2；所述电阻串结构RDAC还包括开关组，所述开关组包括2K+1个开关，分别为开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关以及开关开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关以及开关的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻Rm-2和电阻Rm-1的公共端、电阻Rm-1和电阻Rm的公共端、电阻Rm和电阻Rm+1的公共端、电阻Rm+1和电阻Rm+2的公共端、……、电阻和电阻的公共端以及电阻和开关管S的公共端连接，所述SAR逻辑控制SARLOGIC输出控制信号给开关组，控制开关Sm+1和开关Sm+2闭合，控制开关组中除了开关Sm+1和开关Sm+2的开关断开，开关S1、开关S2、……、开关Sm以及开关Sm+1的另一端连接在一起，输出所述低电平，所述开关Sm+2、开关Sm+3、……、开关本文档来自技高网...

【技术保护点】
1.一种开关电路，包括源极与电源电连接的开关管，其特征在于：还包括偏置电流产生电路以及电流电压产生电路；所述偏置电流产生电路包括电阻、第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述电流电压转换电路包括第三PMOS管以及第三NMOS管；所述电阻的一端接电源，另一端与所述第一PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；所述第一NMOS管的源极接地；所述第二PMOS管的源极接电源；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，漏极与所述第三PMOS管的漏极电连接；所述第三PMOS管的源极接电源，栅极与所述第三PMOS管的漏极、所述开关管的栅极电连接。

【技术特征摘要】
1.一种开关电路，包括源极与电源电连接的开关管，其特征在于：还包括偏置电流产生电路以及电流电压产生电路；所述偏置电流产生电路包括电阻、第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述电流电压转换电路包括第三PMOS管以及第三NMOS管；所述电阻的一端接电源，另一端与所述第一PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；所述第一NMOS管的源极接地；所述第二PMOS管的源极接电源；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，漏极与所述第三PMOS管的漏极电连接；所述第三PMOS管的源极接电源，栅极与所述第三PMOS管的漏极、所述开关管的栅极电连接。2.一种电容电阻混合型SARADC，其特征在于：包括电阻串结构、电容阵列、SAR逻辑控制、比较器以及权利要求1所述的开关电路；所述开关管的漏极与所述电阻串结构的输入端电连接；所述电阻串结构的输出端与所述电容阵列的输入端连接；所述比较器的一个输入端与所述电容阵列的输出端电连接，并通过开关与参考电压电连接，所述比较器的另一个输入端接参考电压，所述比较器的输出端与所述SAR逻辑控制的输入端连接；所述SAR逻辑控制的输出端输出转换后的数据；所述SAR逻辑控制的两个控制信号输出端分别输出控制信号给电阻串结构以及电容阵列。3.根据权利要求2所述的电容电阻混合型SARADC，其特征在于：所述电阻串结构包括K位电阻型DAC电路，K为正整数；所述K位电阻型DAC电路包括2K个等阻值串联电阻；所述2K个等阻值串联电阻的一端接地，另一端与所述开关管的漏极连接。4.根据权利要求3所述的电容电阻混合型SARADC，其特征在于：所述K位电阻型DAC电路的两个输出端分别输出高电平和低电平；所述高电平比所述低电平多一个串联电阻的电压；所述SAR逻辑控制输出控制信号控制所述K位电阻型DAC电路输出的所述高电平与低电平的数值。5.根据权利要求4所述的电容电阻混合型SARADC，其特征在于：所述2K个等阻值串联电阻分别为电阻R0、电阻R1、电阻R2、……、电阻电阻所述电阻R0接地，所述电阻与所述开关管的漏极连接；所述K位电阻型DAC电路还包括第一开关组以及第二开关组；第一开关组包括2K个开关，分别为开关SH1、开关SH2、……开关开关以及开关第二开关组包括2K个开关，分别为开关SL1、开关SL2、开关SL3、……、开关以及开关所述开关SH1、开关SH2、……、开关开关以及开关的一端...

【专利技术属性】
技术研发人员：陈文韬，熊正东，陈国安，陈旺，唐振中，李兴祥，刘惠民，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：广东,44