噪声整形模数转换器制造技术

缩短噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)的任何操作阶段，包括采集阶段、位试验阶段和残余电荷传输阶段，可以导致更高的功率，并且在低功率下很难实现高速。使用所描述的各种技术，ADC电路的两个或更多个数模转换器(DAC)电路的采集、位试验和残余电荷传输阶段可以是时间交织的。使用两个或多个DAC电路可以增加或最大化采集、位试验和残余电荷传输阶段的可用时间。

Noise shaping ADC

【技术实现步骤摘要】
噪声整形模数转换器要求优先权本申请要求RobertoSergioMatteoMaurino等人于2017年10月30日提交的题为“噪声整形模数转换器”的美国临时专利申请序列号62/578,635的优先权的权益，其全部内容通过引用并入本文。
该文件通常涉及但不限于集成电路，更具体地说，涉及模数转换器电路和系统。
技术介绍
在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备具有一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。然后可以将模拟信号作为输入提供给模数转换器(ADC)以产生数字输出信号以供进一步处理。在另一个例子中，在移动设备接收器中，天线可以基于携带空中信息/信号的电磁波生成模拟信号。然后，由天线产生的模拟信号可以作为输入提供给ADC，以产生数字输出信号，以便进一步处理。输入电压和ADC的输出电压之间的差异可以对应于ADC的量化误差。在一些ADC中，量化误差可以通过ADC电路进一步处理以“整形”量化误差，其在频域中表现为量化噪声。例如，噪声整形技术可以将量化噪声从感兴趣的信号频带推到更高的频率。专利技术概述缩短噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)的任何操作阶段，包括采集阶段、位试验阶段和残余电荷传输阶段，可以导致更高的功率，并且在低功率下很难实现高速。使用所描述的各种技术，ADC电路的两个或更多个数模转换器(DAC)电路的采集、位试验和残余电荷传输阶段可以是时间交织的。使用两个或多个DAC电路可以增加或最大化采集、位试验和残余电荷传输阶段的可用时间。在一些方面中，本公开涉及一种操作噪声整形逐次逼近寄存器模数转换器(ADC)电路的方法，包括利用共享噪声整形电路的时间交织信号采集。该方法包括在第一DAC电路的采集阶段期间，使用第一数模转换器(DAC)电路接收输入信号的第一样本；在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间，使用第二DAC电路接收所述输入信号的第二样本；和控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。在一些方面中，本公开涉及噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括利用共享噪声整形电路的时间交织信号采集。ADC电路包括：第一数模转换器(DAC)电路；第二DAC电路；和控制电路，被配置为控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。在一些方面中，本公开涉及噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括利用共享噪声整形电路的时间交织信号采集。ADC电路包括：构件，用于在第一数模转换器(DAC)电路的采集阶段期间，接收输入信号的第一样本；构件，用于在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间，接收所述输入信号的第二样本；和构件，用于控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。附图简述在附图中，不一定按比例绘制，相同的附图标记可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非限制的方式示出了本文件中讨论的各种实施例。图1是逐次逼近寄存器(SAR)模数转换器(ADC)电路的示例的功能框图。图2示出了噪声整形的逐次逼近寄存器模数转换器电路的示例。图3描绘了图2的噪声整形SARADC的时序图的示例。图4示出了根据本公开的包括利用共享噪声整形电路的时间交织信号采集的噪声整形ADC电路的示例。图5描绘了图4的噪声整形SARADC的时序图的示例。图6描绘了图4的噪声整形SARADC的时序图的另一示例。图7示出了根据本公开的包括利用共享噪声整形电路的时间交织信号采集的噪声整形ADC电路的另一示例。图8描绘了图7的噪声整形SARADC的时序图的示例。图9描绘了操作包括利用共享噪声整形电路的时间交织信号采集的噪声整形逐次逼近寄存器模数转换器(ADC)电路的方法的示例。专利技术详述在模数转换器(ADC)电路的采集阶段期间，数模转换器(DAC)连接到输入信号。较短的采集阶段通常需要更快和更高功率的驱动器，因此可能是不期望的。在位试验阶段期间，SARADC转换前一阶段采样的输入，通过所有的位试验。短位试验阶段可能是不合需要的，因为它意味着更快的DAC建立和更快的比较器电路，从而再次导致更高的功耗。在残余电荷传输阶段期间，存储在DAC电路上的量化误差被传送(或“转储”)到噪声整形电路。短残余电荷传输阶段也是不希望的，因为它可以减少可用于传输残余电荷的稳定时间，并且因此噪声整形电路功率增加。因此，缩短噪声整形SARADC的任何操作阶段都可能导致更高的功率，并且可能难以在低功率下实现高速。使用本公开的各种技术，ADC电路的两个或更多个数模转换器(DAC)电路的采集、位试验和残余电荷传输阶段可以是时间交织的。使用两个或多个DAC电路可以增加或最大化采集、位试验和残余电荷传输阶段的可用时间。逐次逼近寄存器(SAR)模数转换器(ADC)电路可以执行位试验以将模拟信号的部分与参考电压进行比较，以确定表示模拟信号的特定样本的数字字的数字位值。SARADC可以使用数模转换器(DAC)电路的电容器阵列来执行用于确定数字字的相应数字位值的位试验。噪声整形SARADC可以将SAR转换器的低功耗与过采样∑-ΔADC的精度相结合。在电容式SARADC方法中，在转换阶段结束时，存储在容性DAC输出的输出端的电压可以包括输入电压和转换器输出之间的差值，通常称为“残余”。残差可以对应于ADC的量化误差。在噪声整形SAR中，可以通过噪声整形电路(例如环路滤波器)进一步处理残余物，其形成转换器的量化误差并将其能量推离感兴趣的信号频带。图1是SARADC逐次逼近寄存器模数转换器电路的示例的功能框图。在该示例中，使用采样电路105对差分模拟输入电压进行采样和保持，并且使用比较器电路115将DAC电路110的差分输出电压与采样和保持的电压进行比较。DAC电路110的比特值根据比较器电路的输出进行调整。转换可以从DAC设置为中间电平开始。比较器115确定DAC输出是大于还是小于采样的输入电压，并且结果被存储为DAC的该位的1或0。然后转换进入下一个比特值，直到确定了数字值的所有比特。改变DAC输出并将电压与采样输入进行比较的一次迭代可称为位试验。SAR逻辑电路120在位试验期间控制ADC操作。当位试验完成时，采样和保持电压的数字值在输出Dout处可用。图2示出了噪声整形SARADC电路的示例。噪声整形SARADC电路200可以包括DAC电路202(例如电容器DAC电路)、噪声整形电路204(例如滤波器电路、比较器电路206)、控制电路208(例如SAR逻辑电路)，耦合在比较器电路206的输出和DAC电路202之间。噪声整形的SARADC可以被认为类似于多位∑-ΔADC，其中量化器已被SARADC取代。如图2所示，DAC电路202可以包括多个加权位试验电容器，例如二进制加权电容器2N本文档来自技高网...

【技术保护点】
1.一种操作噪声整形逐次逼近寄存器模数转换器(ADC)电路的方法，包括利用共享噪声整形电路的时间交织信号采集，该方法包括：在第一DAC电路的采集阶段期间，使用第一数模转换器(DAC)电路以第一速率接收输入信号的第一样本；在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间，使用第二DAC电路以第一速率接收所述输入信号的第二样本；组合所述第一DAC电路的残余电荷和所述第二DAC电路的残余电荷；以低于所述第一速率的第二速率更新所述噪声整形电路；使用残余电荷的组合产生输出；和控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。

【技术特征摘要】
2017.10.30 US 62/578,635;2018.06.20 US 16/013,4251.一种操作噪声整形逐次逼近寄存器模数转换器(ADC)电路的方法，包括利用共享噪声整形电路的时间交织信号采集，该方法包括：在第一DAC电路的采集阶段期间，使用第一数模转换器(DAC)电路以第一速率接收输入信号的第一样本；在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间，使用第二DAC电路以第一速率接收所述输入信号的第二样本；组合所述第一DAC电路的残余电荷和所述第二DAC电路的残余电荷；以低于所述第一速率的第二速率更新所述噪声整形电路；使用残余电荷的组合产生输出；和控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。2.如权利要求1所述的方法，包括：在所述第一DAC电路的位试验阶段之后接收所述第一DAC电路的残余电荷；和在所述第二DAC电路的位试验阶段之后接收所述第二DAC电路的残余电荷。3.如权利要求1至2中任一项所述的方法，包括：在所述第一和第二DAC电路之间整形所述噪声整形电路。4.如权利要求1至2中任一项所述的方法，其中控制所述第一和第二DAC电路之间的定时以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行包括：控制第一多个开关，使得所述第一DAC电路在所述第一DAC电路的采集阶段期间接收输入信号的第一样本；和控制第二多个开关，使得所述第二DAC电路在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间接收所述输入信号的第二样本。5.如权利要求1至2中任一项所述的方法，还包括：在第一和第二DAC电路的采集阶段之后发生的第三DAC电路的采集阶段期间，使用第三DAC电路以第一速率接收所述输入信号的第三样本；和其中控制所述第一和第二DAC电路之间的定时以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行包括：控制所述第一、第二和第三DAC电路之间的定时以对所述第一、第二和第三DAC电路的时间交织采集、位试验和残余电荷传输阶段进行。6.噪声整形逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括利用共享噪声整形电路的时间交织信号采集，所述ADC电路包括：第一数模转换器(DAC)电路，被配置为在第一DAC电路的采集阶段期间以第一速率接收输入信号的第一样本；第二DAC电路，被配置为在第一DAC电路的采集阶段之后发生的第二DAC电路的采集阶段期间，以第一速率接收所述输入信号的第二样本；控制电路，被配置为：控制所述第一和第二DAC电路与所述噪声整形电路之间的定时，以对所述第一和第二DAC电路的时间交织采集、位试验和残余电荷传输阶段进行；和以低于所述第一速率的第二速率更新所述噪声整形电路；和所述噪声整形电路，被配...

【专利技术属性】
技术研发人员：R·S·M·毛瑞诺，
申请(专利权)人：亚德诺半导体无限责任公司，
类型：发明
国别省市：百慕大群岛,BM