模数转换器和用于将差分模拟输入信号转换成数字信号的方法技术

一种差分输入快闪模数转换器（５００），其中一比较器阵列“Ｃ１，１－Ｃ１，５”被连接以比较通过在阻抗网络“Ｒ１－Ｒ５”上应用差分输入信号“Ｖｉｎ（ａ）－Ｖｉｎ（ｂ）”产生的这种信号的抛物线分布内的基准信号。该比较器阵列包括至少两组多个比较器，第一组多个比较器比较隔开第一步进大小的基准节点对，第二组多个比较器比较隔开第二步进大小的基准节点对。较佳地，比较器阵列包括第三组多个比较器，它们比较隔开第三步进大小的基准节点对，但仅必要时使可用比较范围最大化。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
背景本专利技术涉及模数转换器，尤其涉及差分输入“快闪”转换器，其中在输入信号或者与输入信号有关的信号与相应的多个基准信号之间进行比较以同时提供数字输出“字”的多个比特。模数转换器是本
中公知的。一种类型的模数转换器使用单个比较器来接连比较输入信号和多个基准信号。虽然廉价，但这种比较器自然较慢，因为单个比较器必须进行大量接连的比较以便将每个模拟取样转换成数字输出字。另一种类型的模数转换器已知为“快闪”转换器。快闪转换器使用多个比较器同时比较输入信号的取样。典型的快闪转换器被配置成使得每个第一比较器输入连接到用于向每个比较器提供其自身的预定基准信号的阻抗网络。此外，连接每个第二比较器输入以接收模拟输入信号，或者与输入信号有关的其它信号。最后，比较器的输出连接到编码器或者相应数量的数字信号输出。这使得比较器能同时提供数字输出字的多个输出比特。为了同时提供所需的多个比较，各比较器通常与每个基准信号关联以便使模拟输入信号和该基准信号进行比较。因此，为了形成具有n位的数字输出，需要至少2n-1个比较器。这些比较器被配置成将模拟输入信号与2n-1个基准信号中的每一个进行比较，随后产生与由基准电平(level)限定的2n个基准间隔(interval)中的一个相对应的输出。另一种已知方法提供一种快闪模数转换器，它使用显著地少于2n-1的实际比较器。这是通过采用每对相隔的实际比较器之间的多个“伪比较器”来实现的。这些伪比较器可以产生间隙输出，其根据实际比较器输出的加权平均值模拟该位置中的实际比较器的输出。但是，对于产生基准信号的非线性特征曲线(profile)的阻抗网络，这种伪比较器的使用是不适合的。在这种情况下，为了确保精确度，实际比较器的合适网络将是必要的。参考信号的这种非线性特征曲线的已知实例使用输入阻抗网络上的分布电流，以便将模拟输入信号转换成抛物线电压特征曲线，其中电压峰值的位置根据模拟输入信号的量而移动。该电压特征曲线的区别特性是抛物线分布的峰值，其位置由比较器检测。但是，该实例不使用该抛物线电压特征曲线与快闪转换器关联，而是与“比特片”关联。该比特片转换器使用n个比较器来比较2n个电压间隔从而产生n位的数字输出。比特片转换器需要多个并联的“子转换器”，每个都具有其自己的阻抗网络，在该阻抗网络上输入信号需要被转换成抛物线分布。因此，在电路部件方面没有实际的节省。此外，在以上实例中，比较器的比较范围是有限的。同样，这些实例具有累积输入电流的附加问题，这导致来自高衰减的损失增益。因此，需要一种快闪转换器，它能使转换器的可用比较范围最大化而不损失来自累积输入的增益。如将了解的，本专利技术针对于此。
技术实现思路
本专利技术提供了一种差分输入快闪模数转换器以及有关操作方法，其中连接一比较器阵列以便在通过阻抗网络上应用差分输入信号形成的这种信号的抛物线分布内比较基准信号。该比较器阵列包括至少两组多个比较器，第一组多个比较器比较隔开第一步进大小的基准节点对，而第二组多个比较器比较隔开第二步进大小的基准节点对。比较器阵列进一步包括第三组多个比较器，它比较隔开第三步进大小的基准节点对。这些比较器可以战略地布置成使得转换器的可用比较范围最大化。体现本专利技术的快闪转换器提供来自输入的增加的增益而无比较器输入电流的累积并不牺牲基准信号的实际比较的数量。这种快闪转换器可包括电阻链形式的阻抗网络，基于沿电阻链的电压的抛物线分布和连接到电阻链的多个比较器。或者，附加的多个比较器可连接到电阻链以进一步增加比较范围同时减少电路的衰减。附图概述附图说明图1A是根据本专利技术实施例的用于产生具有抛物线特征曲线的基准信号的阻抗网络的电路图；图1B是根据本专利技术实施例的用于产生具有倒抛物线特征曲线的基准信号的阻抗网络的电路图；图2是示出在阻抗网络的每端处施加零伏特的输入电压时图1A或1B的阻抗网络中每个节点处基准电压的值的图表；图3是示出在阻抗网络上施加0.4伏特的差分输入电压时图1A或1B的阻抗网络中每个节点处基准电压的值的图表；图4是示出图1A或1B的阻抗网络的相邻节点之间电压差的图表；图5是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的一个实施例的示意图；图6是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图；图7是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图；以及图8是使用图1A或1B的阻抗网络的差分输入快闪模数转换器的另一个实施例的示意图。具体实施例方式图1A是产生用于快闪模数转换器的基准信号的阻抗网络的电路图。特别是，该阻抗网络采用电阻链的形式，并基于沿电阻链100电压的抛物线分布和连接到电阻链的多个比较器的使用。如图1A所示，电阻链100具有9个电阻R1，R2，R3，R4，R5，R6，R7，R8和R9。这些电阻被串联并在它们之间限定于8个节点N1，N2，N3，N4，N5，N6，N7和N8。在一个实施例中，电阻R1-R9具有基本相同的阻值。在一个可选实施例中，每个电阻可以具有不同的阻值以获得特定结果，诸如可调电路。例如，可采用一组变化的电阻来有利地形成线性特性，它具有影响比较器输入电路的修改的阻抗。该线性特性对于快闪模数电路来说是有价值的特点。通过相应的电流源G1，G2，G3，G4，G5，G6，G7或G8分别从每个节点引出具有值SI1-SI8的电流。与阻值类似，这些电流源可以引出不同值的电流，I1-I8。这将允许电路提供变化的一组阻值和变化的电流。变化的电流可以被配置成补偿变化的电阻以形成线性特性，它具有修改的阻抗，如通过比较器输入电流看到的。将差分输入信号施加到电阻链100的端部。输入信号是信号Vleft和Vright之间的差。图1A中的电阻链100预计用作产生具有3比特的数字输出的快闪模数转换器的一部分。该电阻链仅仅是根据本专利技术配置的这种电路的一个实例。部件的数量和大小上的其它变化都是可以的，而不背离本专利技术。如本
内的熟练技术人员显而易见的，在每种情况下将基于数字输出字中所需的比特数选择构成电阻链100的电阻和节点的数量。特别是，其中n是数字输出字中所需的比特数时，电阻链100通常将具有2n+1个电阻，并在它们之间限定2n个节点(不计算电阻链100的端)以便测量基准信号。在操作中，当从电阻链100的节点N1到N8中的每一个引出具有值I的电流时，其中所有电阻值是相等的，在电阻链100上形成电压的抛物线分布。特别是，在Vleft和Vright都保持在零伏特时，基于对称，明显没有电流在节点N4和N5之间流过且电压分布必须基本对称。因此，节点N3和N4之间的电流具有值I。因此在模型电路中，节点N3和N4之间的电压差将具有值I*R。接着节点N2和N3之间的电流具有值2*I。通过延伸，每个电压差线性地增加，因此实际电压必须是以下等式的解∂V∂V=K·N]]>其中K是常数而N是其间测量电压差的节点数，因此它是抛物线的。当Vleft和Vright都是保持在零伏特的电压时每个节点处的电压值是((M2-i)2+(M2-i))-((M2)2+(M2))2·I&CenterDo本文档来自技高网...

【技术保护点】
一种模数转换器，其特征在于，包括：第一和第二输入端子，其用于接受差分模拟输入信号；阻抗网络，它包括串联耦合的多个电阻并限定第一和第二输入端子之间的Ｍ个基准节点；电流源，它耦合到每一个基准节点，每一个电流源都用于从相应 的一个基准节点引出电流以便在基准节点处提供总体具有抛物线特征曲线的多个基准信号；以及第一组多个比较器，其耦合到阻抗网络用于比较相互隔开ｎ１个节点的基准节点之间的信号并用于由此提供数字信号输出，ｎ１。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：AM马林森，
申请(专利权)人：ESS技术股份有限公司，
类型：发明
国别省市：US[美国]