一种毫米波模拟采样前端电路制造技术

本发明专利技术涉及一种毫米波模拟采样前端电路，包括多相时钟产生模块、驱动模块、多通道采样保持模块、输入信号保护模块以及电压时间转换模块，其中，所述多相时钟产生模块用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动电路；所述驱动电路用于将所述单端多相时钟信号转化为差分多相时钟信号；所述输入信号保护模块用于接收输入信号并对所述采样前端电路进行静电保护；所述多通道采样保持模块用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；所述电压时间转换模块用于将所述电压信号转换为时间信号，并输出。该采样前端电路可以显著地改善采样效果，同时提高采样的精度和线性度。

A Millimeter Wave Analog Sampling Front-end Circuit

The invention relates to a millimeter wave analog sampling front-end circuit, which comprises a multiphase clock generation module, a driving module, a multichannel sampling and holding module, an input signal protection module and a voltage-time conversion module, wherein the multiphase clock generation module is used to generate a single-ended multiphase clock signal and transmit the single-ended multiphase clock signal to the driving circuit. The circuit is used to convert the single-ended multi-phase clock signal into the differential multi-phase clock signal; the input signal protection module is used to receive the input signal and electrostatic protect the sampling front-end circuit; the multi-channel sampling and holding module is used to interleave the input signal to obtain the voltage signal according to the differential multi-phase clock signal; and the voltage-time conversion module is used to receive the voltage-time conversion. The module is used to convert the voltage signal into a time signal and output it. The sampling front-end circuit can significantly improve the sampling effect, while improving the accuracy and linearity of sampling.

【技术实现步骤摘要】
一种毫米波模拟采样前端电路
本专利技术属于数模混合集成电路
，具体涉及一种毫米波模拟采样前端电路。
技术介绍
采样保持电路(SampleandHoldCircuit，简称S/H电路)，是一种被广泛用于模拟/数字转换(AnalogtoDigitalConverter，简称ADC)系统中的电路，其作用是采集模拟输入电压在某一时刻的瞬时值，并在其后的一段时间内维持电压值不变，以供模数转换。因此，采样保持电路有两种工作状态：采样状态和保持状态。随着数字信号处理速度的不断提高，对ADC电路提出了越来越苛刻的要求，采样保持电路作为ADC电路的关键模块，设计难度也越来越高。请参见图1，图1是一种传统的采样保持电路的结构示意图。它由一个开关管M和一个电容C组成。如图1所示，当时钟信号CLK为高电平时，开关M导通，输出电压Vout随输入电压Vin的变化而变化，即，电路的输出信号可以“跟踪”输入信号；而当时钟信号CLK为低电平时，开关M断开，这时，由于电容C具有储存能量的作用，输出电压Vout保持不变。因此该电路把开关M断开瞬间的输入电压值进行了采样，并维持其在开关M断开的整个时间段内保持不变，从而实现了采样保持的功能。然而传统的采样保持电路存在以下问题：需要在芯片上加入ESD保护电路(静电放电保护电路)以防止静电对芯片造成损伤，而ESD电路会在芯片中引入寄生电容等参数，使采样的时间常数增大，从而恶化采样电路在高频下的性能；只能对单端信号进行采样，不具有差分结构，因此抗噪声性能差；单通道的采样限制了其采样速率。传统的采样电路只能完成低频信号的采样，而在面对毫米波这种高频波时无能为力。鉴于以上原因，实现一种能够在高频段进行采样，并同时拥有高精度和高线性度的毫米波模拟采样前端电路已成为一种迫切的需求。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种毫米波模拟采样前端电路。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术提供了一种毫米波模拟采样前端电路，包括多相时钟产生模块、驱动模块、多通道采样保持模块、输入信号保护模块以及电压时间转换模块，其中，所述多相时钟产生模块用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动电路；所述驱动电路用于将所述单端多相时钟信号转化为差分多相时钟信号；所述输入信号保护模块用于接收输入信号并对所述采样前端电路进行静电保护；所述多通道采样保持模块用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；所述电压时间转换模块用于将所述电压信号转换为时间信号，并输出。在本专利技术的一个实施例中，所述多通道采样保持模块包括N个采样通道，其中，每个所述采样通道的信号输入端均连接所述输入信号保护模块，每个所述采样通道的时钟输入端均连接所述驱动电路，每个所述采样通道的信号输出端均连接所述电压时间转换模块。在本专利技术的一个实施例中，每个所述采样通道均包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一电容和第二电容，其中，所述第一NMOS管的源极电连接第一差分信号输出端，所述第一NMOS管的漏极电连接所述第二NMOS管的源极，所述第一NMOS管的栅极电连接第一差分时钟输入端；所述第二NMOS管的漏极电连接第一差分信号输出端和所述第二NMOS管的源极，所述第二NMOS管的栅极电连接第二差分时钟输入端；所述第三NMOS管的源极电连接第二差分信号输入端，所述第三NMOS管的漏极电连接在所述第一NMOS管的漏极与所述第二NMOS管的源极之间的节点处，所述第三NMOS管的栅极连接接地端；所述第四NMOS管的源极电连接接地端，所述第四NMOS管的漏极电连接所述第二NMOS管NM2的漏极，所述第四NMOS管的栅极电连接第一复位端；所述第五NMOS管的源极电连接第二差分信号输入端，所述第五NMOS管的漏极电连接所述第六NMOS管的源极，所述第五NMOS管的栅极电连接所述第一差分时钟输入端；所述第六NMOS管的漏极电连接所述第二差分信号输出端和所述第六NMOS管的源极，所述第六NMOS管的栅极电连接所述第二差分时钟输入端；所述第七NMOS管的源极电连接所述第一差分信号输出端，所述第七NMOS管的漏极电连接在所述第五NMOS管的漏极与所述第六NMOS管的源极之间的节点处，所述第七NMOS管的栅极连接接地端；所述第八NMOS管的源极电连接接地端，所述第八NMOS管的漏极电连接所述第六NMOS管的漏极，所述第八NMOS管的栅极电连接第二复位端；所述第一电容的一端电连接接地端，另一端连接所述第二NMOS管的漏极；所述第二电容的一端电连接接地端，另一端连接所述第六NMOS管的漏极。在本专利技术的一个实施例中，电压时间转换模块包括多个转换子模块，其中，每个所述采样通道上连接有一个所述转换子模块；所述转换子模块包括第一转换单元和第二转换单元；所述第一转换单元连接至所述第一差分信号输出端，所述第二转换单元连接至所述第二差分信号输出端。在本专利技术的一个实施例中，所述第一转换单元包括第一PMOS管、第二PMOS管和电流源，其中，所述第一PMOS管的源极连接所述第一差分信号输出端，所述第一PMOS管的漏极连接所述电流源，所述第一PMOS管的栅极连接所述第一差分时钟输入端；所述第二PMOS管的源极连接接地端，所述第二PMOS管的漏极连接所述电流源，所述第二PMOS管的栅极连接所述第二差分时钟输入端；所述第一PMOS管的衬底和所述第二PMOS管的衬底均连接电源端。在本专利技术的一个实施例中，所述第二转换单元包括第三PMOS管和第四PMOS管，其中，所述第三PMOS管的源极连接所述第二差分信号输出端，所述第三PMOS管的漏极连接所述电流源，第三PMOS管的栅极连接所述第一差分时钟输入端；所述第四PMOS管的源极连接接地端，所述第四PMOS管的漏极连接所述电流源，所述第四PMOS管的栅极连接所述第二差分时钟输入端；所述第三PMOS管的衬底和所述第四PMOS管的衬底均连接电源端。在本专利技术的一个实施例中，所述输入信号保护模块包括第一电阻、第二电阻，第三电容和第四电容，其中，所述第三电容的一端连接接地端，另一端连接所述多通道采样保持模块；所述第四电容的一端连接接地端，另一端连接所述多通道采样保持模块；所述第一电阻的一端连接接地端，另一端连接至所述第三电容于所述多通道采样保持模块之间的节点处；所述第二电阻的一端连接接地端，另一端连接至所述第三电容于所述多通道采样保持模块之间的节点处。与现有技术相比，本专利技术的有益效果在于：1、本专利技术的毫米波模拟采样前端电路设置有输入信号保护电路，通过接入电阻的方法替代了现有技术中位于信号输入端的ESD保护电路，既简化了电路的结构，又使电路的高频性能得到了改善。2、本专利技术通过多通道交织采样技术提高了采样频率，利用差分结构实现了对噪声的抑制。3、本专利技术增加了电压-时间转换模块，能够将电压信号转化为时间信号，方便信号的后续处理。4、本专利技术通过在采样通道中加入辅助的MOS管来改善沟道电荷注入的问题，且增加了复位电路，提高了系统的灵活性。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为本文档来自技高网...

【技术保护点】
1.一种毫米波模拟采样前端电路，其特征在于，包括多相时钟产生模块(101)、驱动模块(102)、多通道采样保持模块(103)、输入信号保护模块(104)以及电压时间转换模块(105)，其中，所述多相时钟产生模块(101)用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动电路(102)；所述驱动电路(102)用于将所述单端多相时钟信号转化为差分多相时钟信号；所述输入信号保护模块(104)用于接收输入信号并对所述采样前端电路进行静电保护；所述多通道采样保持模块(103)用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；所述电压时间转换模块(105)用于将所述电压信号转换为时间信号，并输出。

【技术特征摘要】
1.一种毫米波模拟采样前端电路，其特征在于，包括多相时钟产生模块(101)、驱动模块(102)、多通道采样保持模块(103)、输入信号保护模块(104)以及电压时间转换模块(105)，其中，所述多相时钟产生模块(101)用于产生单端多相时钟信号，并把所述单端多相时钟信号传输至所述驱动电路(102)；所述驱动电路(102)用于将所述单端多相时钟信号转化为差分多相时钟信号；所述输入信号保护模块(104)用于接收输入信号并对所述采样前端电路进行静电保护；所述多通道采样保持模块(103)用于根据所述差分多相时钟信号对所述输入信号进行交织采样，获取电压信号；所述电压时间转换模块(105)用于将所述电压信号转换为时间信号，并输出。2.根据权利要求1所述的毫米波模拟采样前端电路，其特征在于，所述多通道采样保持模块(103)包括N个采样通道(1031)，其中，每个所述采样通道(1031)的信号输入端均连接所述输入信号保护模块(104)，每个所述采样通道(1031)的时钟输入端均连接所述驱动电路(102)，每个所述采样通道的信号输出端均连接所述电压时间转换模块(105)。3.根据权利要求2所述的毫米波模拟采样前端电路，其特征在于，每个所述采样通道(1031)均包括第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、第五NMOS管(NM5)、第六NMOS管(NM6)、第七NMOS管(NM7)、第八NMOS管(NM8)、第一电容(C1)和第二电容(C2)，其中，所述第一NMOS管(NM1)的源极电连接第一差分信号输出端(VINP)，所述第一NMOS管(NM1)的漏极电连接所述第二NMOS管(NM2)的源极，所述第一NMOS管(NM1)的栅极电连接第一差分时钟输入端(CLK1)；所述第二NMOS管(NM2)的漏极电连接第一差分信号输出端(VOUTP)和所述第二NMOS管(NM2)的源极，所述第二NMOS管(NM2)的栅极电连接第二差分时钟输入端(CLK2)；所述第三NMOS管(NM3)的源极电连接第二差分信号输入端(VINN)，所述第三NMOS管(NM3)的漏极电连接在所述第一NMOS管(NM1)的漏极与所述第二NMOS管(NM2)的源极之间的节点处，所述第三NMOS管(NM3)的栅极连接接地端(GND)；所述第四NMOS管(NM4)的源极电连接接地端(GND)，所述第四NMOS管(NM4)的漏极电连接所述第二NMOS管(NM2)的漏极，所述第四NMOS管(NM4)的栅极电连接第一复位端(RESET_P)；所述第五NMOS管(NM5)的源极电连接第二差分信号输入端(VINN)，所述第五NMOS管(NM5)的漏极电连接所述第六NMOS管(NM6)的源极，所述第五NMOS管(NM5)的栅极电连接所述第一差分时钟输入端(CLK1)；所述第六NMOS管(NM6)的漏极电连接所述第二差分信号输出端(VOUTN)和所述第六NMOS管(NM6)的源极，所述第六NMOS管(NM6)的栅极电连接所述第二差分时钟输入端(CLK2)；所述第七NMOS管(NM7)的源极电连接所述第一差分信号输出端(VOUTP)，所述第七NMOS管(NM7)的漏极电连接在所述第五NMOS管(NM5)的漏极与所述第六N...

【专利技术属性】
技术研发人员：刘马良，曹旭，朱樟明，陈龙，杨凡，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61