System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及电路领域,尤其涉及一种二倍频电路和电子设备。
技术介绍
1、时钟二倍频电路的原理很简单,就是将输入的时钟信号进行倍频处理。具体来说,就是将时钟信号经过一个特定的电路,使其频率变成原来的两倍。目前的二倍频电路一般采用锁相环或分频电路实现,如何简化二倍频信号的生成过程和提高频率精度是目前亟待解决的问题。
技术实现思路
1、本申请实施例提供了的二倍频电路和电子设备,可以简化电路结构和提高信号的频率精度。所述技术方案如下:
2、第一方面,本申请实施例提供了一种二倍频电路,包括:
3、时钟发生器、第一延时模块、第二延时模块、第三延时模块、第四延时模块、边沿检测模块和异或模块;所述第一延时模块、所述第二延时模块、所述第三延时模块和所述第四延时模块的结构相同且设置的延时量相等;
4、其中,所述时钟发生器的输出端分别与所述第一延时模块的输入端、异或模块的第一输入端和边沿检测模块的第一输入端相连;所述第一延时模块的输出端分别与所述异或模块的第二输入端和所述第二延时模块的输入端相连;所述第二延时模块的输出端与所述第三延时模块的输出端相连,所述第三延时模块的输出端与所述边沿检测模块的第二输入端相连;所述边沿检测模块的控制器与所述异或模块的控制端相连;
5、所述第一延时模块包括:粗调延时单元、中调延时单元和细调延时单元,所述粗调延时单元与所述中调延时单元连接,所述中调延时单元与所述细调延时单元连接;所述粗调延时单元设置有m个粗调档位,所述中调延
6、所述粗调延时单元包括:粗调档位选择器、第一译码器、粗调延时电路1~粗调延时电路m、多路选择器a1~多路选择器am;其中,粗调延时电路1的输入端分别与所述时钟发生电路的输出端和多路选择器a1的第二输入端相连,粗调延时电路1的输出端与多路选择器a1的第一输入端相连;多路选择器a1的输出端分别与粗调延时电路2的输入端和多路选择器2的第二输入端相连,粗调延时电路2的输出端与多路选择器2的第一输入端相连,…;多路选择器am-1的输出端分别与粗调延时电路m的输入端和多路选择器am的第二输入端相连,粗调延时电路m的输出端与多路选择器am的第一输入端相连,多路选择器am的输出端与所述中调延时单元相连;所述粗调档位选择器的输出端与所述第一译码器的输入端相连,所述第一译码器的输出端分别与所述多路选择器a1~多路选择器am的控制端相连;
7、所述中调延时单元包括:中调档位选择器、第二译码器、中调延时电路1~中调延时电路n、多路选择器b1~多路选择器bn;其中,中调延时电路1的输入端分别与所述多路选择器am的输出端和多路选择器b1的第二输入端相连,中调延时电路1的输出端与多路选择器b1的第一输入端相连;多路选择器b1的输出端分别与中调延时电路2的输入端和多路选择器2的第二输入端相连,中调延时电路2的输出端与多路选择器2的第一输入端相连,…;多路选择器bn-1的输出端分别与中调延时电路n的输入端和多路选择器bn的第二输入端相连,中调延时电路n的输出端与多路选择器bn的第一输入端相连,多路选择器bn的输出端与所述细调延时单元相连;所述中调档位选择器的输出端与所述第二译码器的输入端相连,所述第二译码器的输出端分别与所述多路选择器b1~多路选择器bn的控制端相连;
8、所述细调延时单元包括:细调档位选择器、第三译码器、细调延时电路1~细调延时电路k、多路选择器c1~多路选择器ck;其中,细调延时电路1的输入端分别与多路选择器bn的输出端和多路选择器c1的第二输入端相连,细调延时电路1的输出端与多路选择器c1的第一输入端相连;多路选择器c1的输出端分别与细调延时电路2的输入端和多路选择器2的第二输入端相连,细调延时电路2的输出端与多路选择器2的第一输入端相连,…;多路选择器ck-1的输出端分别与细调延时电路k的输入端和多路选择器ck的第二输入端相连,细调延时电路k的输出端与多路选择器ck的第一输入端相连,多路选择器ck的输出端与所述第二延时模块相连;所述细调档位选择器的输出端与所述第三译码器的输入端相连,所述第三译码器的输出端分别与所述多路选择器c1~多路选择器ck的控制端相连。
9、在一种可能的设计中,所述m个粗调档位中第1档的延时量为α,第2档的延时量为2α,…,第m档的延时量为m×α;
10、所述n个中调档位中第1档的延时量为β,第2档位的延时量为2β,…,第n档的延时量为n×β;
11、所述k个细调档位中第1档的延时量为γ,第2档位的延时量为2γ,…,第k档的延时量为k×γ;
12、其中,所述时钟发生电路输出的时钟信号的频率为f,α<n×β,β<k×γ,m×α+n×β+k×γ>f/4。
13、在一种可能的设计中,粗调延时电路、中调延时电路和细调延时电路由偶数个缓冲器和偶数个反相器组成。
14、在一种可能的设计中,所述第一译码器、第二译码器和所述第三译码器合并设置在同一个芯片中。
15、第二方面,本申请提供了一种电子设备,包括上述的二倍频电路。
16、本申请一些实施例提供的技术方案带来的有益效果至少包括:
17、通过四个延时量相同的延时模块对原始的时钟信号进行延时处理,当延时处理的信号和原始的时钟信号之间边沿对齐时,将第一个延时模块输出的1/4周期的信号和原始的时钟信号进行异或处理得到二倍频时钟信号,可以简化二倍频时钟信号的生成过程,各个延时模块设置有粗调档位、中调档位和细调档位,通过各个档位可以调节各个不同粒度的延时量,提高二倍频时钟信号的频率精度。
本文档来自技高网...【技术保护点】
1.一种二倍频电路,其特征在于,包括:
2.根据权利要求1所述的电路,其特征在于,
3.根据权利要求1或2所述的电路,其特征在于,粗调延时电路、中调延时电路和细调延时电路由偶数个缓冲器和偶数个反相器组成。
4.根据权利要求3所述的电路,其特征在于,所述第一译码器、第二译码器和所述第三译码器合并设置在同一个芯片中。
5.一种电子设备,其特征在于,包括上述的二倍频电路。
【技术特征摘要】
1.一种二倍频电路,其特征在于,包括:
2.根据权利要求1所述的电路,其特征在于,
3.根据权利要求1或2所述的电路,其特征在于,粗调延时电路、中调延时电路和细调延时电路由偶数个缓冲器...
【专利技术属性】
技术研发人员:杨健明,刘浩,李亦辉,张静,
申请(专利权)人:珠海泰芯半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。