应变层的形成方法、半导体器件及其制造方法技术

公开了一种用于CFET的应变层的形成方法、半导体器件及其制造方法，其中，应变层的形成方法包括：提供衬底，在所述衬底的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。本发明专利技术提供的应变层的形成方法，使用原子层淀积法形成应变层，提高了应变层的应变力，同时降低了制造成本。

Formation of Strain Layer, Semiconductor Devices and Manufacturing Method

【技术实现步骤摘要】
应变层的形成方法、半导体器件及其制造方法
本专利技术涉及半导体工艺
，特别涉及一种应变层的形成方法、半导体器件及其制造方法。
技术介绍
目前IC产业器件的集成度越来越大，主要的提高器件集成度的方法包括：减小器件的特征尺寸、增加晶圆面积、制备三维结构器件。然而随着半导体器件特征尺寸的不断缩小使得单个晶体管的尺寸逐渐达到物理和技术的双重极限，因此以Si作为沟道材料的互补场效应晶体管(complementaryfield-effecttransistor,CFET)器件的迁移率越来越低，已经无法满足器件性能不断提升的要求。为了解决这种问题，引入了应变技术来提高硅材料的迁移率。以CFET为例，CFET是由NMOS和PMOS场效应晶体管构成的半导体器件。常规技术中，NMOS晶体管和PMOS晶体管呈平面分布，分别占用各自的面积，不利于电路密度的提高。因而出现了将NMOS叠加在PMOS或将PMOS叠加在NMOS上的CFET，用以减少器件的面积。为了提高迁移率，需要分别形成NMOS和PMOS的应变层，以提供各自所需的张应力或压应力。
技术实现思路
鉴于上述问题，本专利技术提供一种应变层的形成方法，通过原子层淀积法形成的应变层，具有优异的均匀性，并且由于沉积参数的可控性，使得应变层能够提供较高的应变力。本专利技术提供一种半导体器件及其制造方法，半导体器件包括第一晶体管和第二晶体管，其中第二晶体管位于第一晶体管之上，第二晶体管为P型，第一晶体管为N型，双方使用同一个应变层。其中，应变层将第一晶体管与第二晶体管的源区和漏区隔开，同时，第一晶体管与第二晶体管的源区和漏区分别接触应变层的不同表面，以获得所需的张应力或压应力。根据本专利技术的一方面，提供一种用于CFET的应变层的形成方法，其特征在于，包括：提供衬底；在所述衬底的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。可选地，所述蚀刻第二叠层结构的方法包括：原子层刻蚀方法。可选地，所述形成应变层的方法包括：原子层淀积法。可选地，所述应变层的材料包括：氧化物。可选地，所述第二叠层结构中位于应变层的上层和/或下层结构用于形成晶体管的源区和/或漏区。根据本专利技术的另一方面，提供一种半导体器件的制造方法，其特征在于，形成应变层的步骤包括：在半导体衬底上的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。可选地，所述蚀刻第二叠层结构的方法包括：原子层刻蚀方法。可选地，所述形成应变层的方法包括：原子层淀积法。可选地，所述应变层的材料包括：氧化物。可选地，所述形成应变层的步骤之后还包括：在所述第二叠层结构中的所述应变层上形成第二源区和/或漏区。可选地，所述形成第二源区和/或漏区的步骤包括：蚀刻所述第二叠层结构中的所述应变层上的至少一层的部分或者全部；形成外延生长的半导体层；其中，所述外延生长的半导体层用于形成第二源区和/或漏区，所述第二源区和/或漏区位于所述应变层的表面，以获得所需的应力。可选地，在所述形成第二叠层结构和蚀刻所述第二叠层结构的中间层中的至少一层的步骤之间，还包括：在所述半导体器件表面沉积氧化物；对所述氧化物进行蚀刻，使其表面与所述第二叠层结构中离衬底最近的一层的表面平齐，其中，所述第二叠层结构中离衬底最近的一层，用于形成第一源区和/或漏区。可选地，所述形成第二叠层结构的步骤之前，还包括：形成用于外延生长第二叠层结构的所述衬底上的部分区域。可选地，所述形成用于外延生长第二叠层结构的所述衬底上的部分区域的步骤包括：在衬底上形成交替外延生长的第一叠层结构；在所述第一叠层结构中生成半导体鳍片和浅沟道隔离区域；形成与所述半导体鳍片相交的栅极导体和栅极电介质；在所述栅极导体的顶部表面和侧面形成栅极侧墙；去除部分所述第一叠层结构，形成源漏区域；其中，所述源漏区域为所述用于生长第二叠层结构的所述衬底上的部分区域，所述源漏区域暴露所述衬底。可选地，所述第一叠层结构中至少包括两层导电外延层，用于形成导电沟道，以及至少一层隔离外延层，用于隔离所述两层用于形成导电沟道的外延层。可选地，所述第一源区和/或漏区层至少部分与所述导电外延层中靠近衬底的导电外延层接触，所述第二源区和/或漏区层至少部分与所述导电外延层中远离衬底的导电外延层接触。可选地，所述同一层导电外延层只与第一源区和/或漏区层和第二源区和/或漏区层其中之一接触。根据本专利技术的再一方面，提供一种半导体器件，所述半导体器件采用所述的半导体器件的制造方法完成。根据本专利技术提供的应变层形成方法，使用原子层淀积法形成的应变层，具有优异的均匀性和良好的性质，并且能够提供较高的应变力，以提高迁移率。根据本专利技术提供的半导体器件及其制作方法，CFET的第一晶体管与第二晶体管用同一个应变层，降低了制造成本。其中，第一晶体管与第二晶体管的源区和漏区被应变层隔开，同时第一晶体管与第二晶体管的源区和漏区接触应变层的表面，以获得所需的张应力或压应力，提高载流子的迁移率。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出了本专利技术实施例的半导体器件的分解透视图；图2示出了本专利技术实施例的半导体器件沿AA方向的剖视图；图3至图15分别示出根据本专利技术的实施例的制造方法中不同阶段的半导体结构的侧视图和俯视图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W和所述各种导电材料的组合。本文档来自技高网...

【技术保护点】
1.一种用于CFET的应变层的形成方法，其特征在于，包括：提供衬底；在所述衬底的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。

【技术特征摘要】
1.一种用于CFET的应变层的形成方法，其特征在于，包括：提供衬底；在所述衬底的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。2.根据权利要求1所述的形成方法，其特征在于，所述蚀刻第二叠层结构的方法包括：原子层刻蚀方法。3.根据权利要求1所述的形成方法，其特征在于，所述形成应变层的方法包括：原子层淀积法。4.根据权利要求1所述的形成方法，其特征在于，所述应变层的材料包括：氧化物。5.根据权利要求1所述的形成方法，其特征在于，所述第二叠层结构中位于应变层的上层和/或下层结构用于形成晶体管的源区和/或漏区。6.一种半导体器件的制造方法，其特征在于，形成应变层的步骤包括：在半导体衬底上的部分区域形成交替外延生长的第二叠层结构，所述第二叠层结构至少包括三层；蚀刻掉位于所述第二叠层结构的中间层中的至少一层，形成层间间隙；形成应变层，所述应变层充满所述层间间隙。7.根据权利要求6所述的制造方法，其特征在于，所述蚀刻第二叠层结构的方法包括：原子层刻蚀方法。8.根据权利要求6所述的制造方法，其特征在于，所述形成应变层的方法包括：原子层淀积法。9.根据权利要求6所述的制造方法，其特征在于，所述应变层的材料包括：氧化物。10.根据权利要求6所述的制造方法，其特征在于，所述形成应变层的步骤之后还包括：在所述第二叠层结构中的所述应变层上形成第二源区和/或漏区。11.根据权利要求10所述的制造方法，其特征在于，所述形成第二源区和/或漏区的步骤包括：蚀刻所述第二叠层结构中的所述应变层上的至少一层的部分或者全部；形成外延生长的半导体层；其中，所述外延生长的半导体层用于形成第二源区和/或漏区，所述第二源区和/或漏区位于所...

【专利技术属性】
技术研发人员：余自强，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：发明
国别省市：上海,31