The embodiments of the present disclosure belong to the field of advanced integrated circuit structure manufacturing, and in particular to the field of 10 Nano-node and smaller integrated circuit structure manufacturing and resulting structures. In an example, an integrated circuit structure includes the first and second gate dielectric layers above the fin. The first and second gate electrodes are above the first and second gate dielectric layers respectively, and the first and second gate electrodes have insulating caps with top surfaces. The first dielectric spacer is adjacent to the first side of the first gate electrode. The groove contact structure consists of an insulating cap on the conductive structure above the source or drain region of the semiconductor adjacent to the first and second dielectric spacers. The insulating cap of the groove contact structure has a top surface substantially coplanar with the insulating caps of the first and second gate electrodes.
【技术实现步骤摘要】
用于高级集成电路结构制造的有源栅极上方接触结构相关申请的交叉引用本申请要求于2017年11月30日提交的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION”的美国临时申请No.62/593,149的权益，由此通过引用方式将该美国临时申请的全部内容并入本文。
本公开的实施例处于高级集成电路结构制造的领域，并且具体而言，10纳米节点和更小的集成电路结构制造和所得结构的领域。
技术介绍
过去几十年来，集成电路中特征的缩放已经成为不断成长的半导体行业背后的驱动力。缩放到越来越小的特征能够使半导体芯片的有限占地面积上的功能单元的密度增大。例如，缩小晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑器件，从而带来具有更大容量的产品的制造。然而，对越来越大容量的驱动并非没有问题。优化每个器件性能的必要性变得越来越重要。常规和当前已知制造工艺中的变化性可能会限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，将来技术节点所需的功能部件的制造可能需要在当前制造工艺中引入新方法或整合新技术，或者用其取代当前制造工艺。附图说...
【技术保护点】
1.一种集成电路结构，包括：包括硅的鳍状物，所述鳍状物具有顶部和侧壁；在所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的第一栅极电介质层和第二栅极电介质层；第一栅极电极和第二栅极电极，分别在处于所述鳍状物的顶部之上并与所述第一鳍状物的侧壁横向相邻的所述第一栅极电介质层和所述第二栅极电介质层之上，所述第一栅极电极和所述第二栅极电极都具有第一侧和与所述第一侧相对的第二侧，并且都具有绝缘帽，所述绝缘帽具有顶表面；与所述第一栅极电极的第一侧相邻的第一电介质间隔体；与所述第二栅极电极的第二侧相邻的第二电介质间隔体；与所述第一电介质间隔体和所述第二电介质间隔体相邻的半导体源极或漏极区...
【技术特征摘要】
2017.11.30 US 62/593,149;2017.12.30 US 15/859,4121.一种集成电路结构，包括：包括硅的鳍状物，所述鳍状物具有顶部和侧壁；在所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的第一栅极电介质层和第二栅极电介质层；第一栅极电极和第二栅极电极，分别在处于所述鳍状物的顶部之上并与所述第一鳍状物的侧壁横向相邻的所述第一栅极电介质层和所述第二栅极电介质层之上，所述第一栅极电极和所述第二栅极电极都具有第一侧和与所述第一侧相对的第二侧，并且都具有绝缘帽，所述绝缘帽具有顶表面；与所述第一栅极电极的第一侧相邻的第一电介质间隔体；与所述第二栅极电极的第二侧相邻的第二电介质间隔体；与所述第一电介质间隔体和所述第二电介质间隔体相邻的半导体源极或漏极区；在与所述第一电介质间隔体和所述第二电介质间隔体相邻的所述半导体源极或漏极区之上的沟槽接触结构，所述沟槽接触结构包括导电结构上的绝缘帽，所述沟槽接触结构的绝缘帽具有与所述第一栅极电极和所述第二栅极电极的绝缘帽大体上共面的顶表面，并且所述沟槽接触结构的绝缘帽横向延伸到所述第一电介质间隔体和所述第二电介质间隔体中的凹陷中并悬置于所述沟槽接触结构的所述导电结构上方。2.根据权利要求1所述的集成电路结构，还包括：在所述第一栅极电极的处于所述鳍状物的顶部之上的部分上并电连接到所述部分的导电通孔，所述导电通孔在所述第一栅极电极的绝缘帽中的开口中。3.根据权利要求2所述的集成电路结构，其中，所述导电通孔在所述沟槽接触结构的绝缘帽的部分上但不电连接到所述沟槽接触结构的所述导电结构。4.根据权利要求3所述的集成电路结构，其中，所述导电通孔在所述沟槽接触结构的绝缘帽的被腐蚀部分中。5.根据权利要求2所述的集成电路结构，还包括：在所述沟槽接触结构的部分上并电连接到所述部分的第二导电通孔，所述第二导电通孔在所述沟槽接触结构的绝缘帽的开口中。6.根据权利要求5所述的集成电路结构，其中，所述第二导电通孔在所述第一栅极电极和所述第二栅极电极的绝缘帽的部分上但不电连接到所述第一栅极电极和所述第二栅极电极。7.根据权利要求6所述的集成电路结构，其中，所述第二导电通孔在所述第一栅极电极和所述第二栅极电极的绝缘帽的被腐蚀部分中。8.根据权利要求5所述的集成电路结构，其中，所述第二导电通孔与所述导电通...
【专利技术属性】
技术研发人员：A·W·杨，T·加尼，A·马德哈范，M·L·哈藤多夫，C·P·奥特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。