一种半导体功率器件制造技术

本发明专利技术属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括半导体衬底；在所述半导体衬底上形成的MOSFET区，所述MOSFET区包括至少一个MOSFET单元；位于所述半导体衬底中的至少一个集电极区，所述集电极区从所述半导体衬底的顶部引出接集电极；所述集电极区与所述MOSFET单元形成绝缘栅场效应晶体管结构。本发明专利技术的一种半导体功率器件能够实现电子和空穴双载流子导电，提高半导体功率器件的输出电流密度。

A Semiconductor Power Device

【技术实现步骤摘要】
一种半导体功率器件
本专利技术属于半导体功率器件
，特别是涉及一种具有电子和空穴双载流子导电的半导体功率器件。
技术介绍
半导体功率器件有平面扩散型MOS晶体管和沟槽型MOS晶体管等类型。沟槽型MOS晶体管因为采用了垂直的电流沟道结构，其面积可以比平面扩散型MOS晶体管小很多，因此其电流密度可以得到很大的提高。现有技术的一种沟槽型MOS晶体管的剖面结构如图1所示，包括位于半导体衬底底部的漏区50，位于半导体衬底顶部的源区53和体区52，位于体区52和漏区50之间的漂移区51，体区52位于源区53和漂移区51之间，位于体区52内且介于源区53和漂移区51之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构，栅极结构位于凹陷在漂移区51内的栅极沟槽中，栅极结构包括栅介质层54和栅极55。现有技术的半导体功率器件在开启时是在源区53与漏区50之间形成电子(或空穴)载流子电流，这种单一载流子的输出电流密度难以再持续增加。随着半导体集成电路技术的不断发展，如何进一步提高半导体功率器件的输出电流密度，已成为本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本专利技术的目的是提供一种半导体功率器件，以解决现有技术中如何进一步提高半导体功率器件的输出电流密度的技术问题。为达到本专利技术的上述目的，本专利技术提供了一种半导体功率器件，包括：半导体衬底；在所述半导体衬底上形成的MOSFET区，所述MOSFET区包括至少一个MOSFET单元；位于所述半导体衬底中的至少一个集电极区，所述集电极区从所述半导体衬底的顶部引出接集电极；所述集电极区与所述MOSFET单元形成绝缘栅场效应晶体管结构。可选的，所述集电极区环绕包围所述MOSFET区，或者所述集电极区位于所述MOSFET区的一侧或者两侧。可选的，所述MOSFET单元包括：位于所述半导体衬底中的第一导电类型的漏区，所述漏区从所述半导体衬底的底部引出接漏极；位于所述半导体衬底中的第一导电类型的源区和第二导电类型的体区，所述源区和所述体区从所述半导体衬底的顶部引出接源极；位于所述半导体衬底中的介于所述漏区和所述体区之间的第一导电类型的漂移区；位于所述体区内且介于所述源区和所述漂移区之间的电流沟道；以及控制所述电流沟道开启和关断的栅极结构。可选的，所述集电极区具有第二导电类型，所述集电极区、所述漂移区、所述体区与所述源区之间形成p-n-p-n结构。可选的，所述集电极与所述漏极电性连接。可选的，所述半导体衬底内设有栅极沟槽，所述栅极结构设于所述栅极沟槽中，所述栅极结构包括栅介质层和控制栅极。可选的，所述栅极结构还包括绝缘介质层和屏蔽栅极。可选的，所述控制栅极设于所述栅极沟槽的上部两侧，所述屏蔽栅极由所述绝缘介质层与所述控制栅极和所述漂移区隔离。可选的，所述集电极区和所述MOSFET区之间设有分压结构。可选的，所述分压结构为场板或者为场限环或者为填充有多晶硅的沟槽结构。本专利技术提供的一种半导体功率器件，在半导体衬底中形成有MOSFET单元和集电极区，集电极区从半导体衬底的顶部引出接集电极，这样能够方便集电极区的制造；同时，集电极区、漂移区、体区、源区和栅极结构之间形成横向的绝缘栅场效应晶体管(InsulatedGateBipolarTransistor，IGBT)结构。本专利技术的一种半导体功率器件在开启时，在MOSFET单元中形成电子(或空穴)载流子电流，在IGBT结构中形成电子载流子和空穴载流子双载流子电流，从而本专利技术的一种半导体功率器件能够实现电子载流子和空穴载流子双载流子电流，这能够在大幅提高半导体功率器件的输出电流密度。附图说明为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本专利技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是现有技术的一种沟槽型MOS晶体管的一个实施例的剖面结构示意图；图2是本专利技术提供的一种半导体功率器件的第一个实施例的剖面结构示意图；图3是本专利技术提供的一种半导体功率器件的第二个实施例的剖面结构示意图；图4是本专利技术提供的一种半导体功率器件的第三个实施例的剖面结构示意图；图5是本专利技术提供的一种半导体功率器件的第四个实施例的俯视结构示意图；图6是本专利技术提供的一种半导体功率器件的输出电流曲线示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将结合本专利技术实施例中的附图，通过具体方式，完整地描述本专利技术的技术方案。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例，基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本专利技术的保护范围之内。应当理解，本专利技术所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本专利技术的具体实施方式，说明书附图中所列示意图，放大了本专利技术所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本专利技术的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。图2是本专利技术提供的一种半导体功率器件的第一个实施例的剖面结构示意图，为了方便展示和说明，图2中没有展示半导体功率器件芯片中的层间绝缘层结构和接触金属层结构。如图2所示，本专利技术实施列提供的一种半导体功率器件包括一个半导体衬底100；在半导体衬底100上形成的MOSFET区201，MOSFET区201应至少包括一个MOSFET单元(示例性的框出了一个MOSFET单元301)；以及位于该半导体衬底100中的至少一个集电极区10，集电极区10应位于该半导体衬底100的顶部，从而集电极区10可以方便的从半导体衬底100的顶部引出接集电极，这样可以兼容现有技术的半导体功率器件的制造工艺，便于集电极区10的制造。同时，集电极区10与MOSFET单元形成IGBT结构(示例性的框出了一个IGBT结构302)。本专利技术的一种半导体功率器件在开启时，在MOSFET单元中形成电子(或空穴)载流子电流，在IGBT结构中形成电子载流子和空穴载流子双载流子电流，从而本专利技术的一种半导体功率器件能够实现电子载流子和空穴载流子双载流子电流，这能够大幅提高半导体功率器件的输出电流密度。为了方便展示，图2中仅示例性的示出了一个集电极区10结构。可选的，从图2所示结构的俯视角度上，集电极区10可以环绕包围MOSFET区201，或者，集电极区10也可以位于MOSFET区201的一侧或者两侧，本专利技术实施例附图中不再具体展示该俯视结构。为了提高集电极区10和MOSFET单元的源区23之间的耐压，可以适当拉大集电极区10和MOSFET区201之间的距离，或者可以在集电极区10和MOSFET区201之间加入分压结构，该分压结构可以是场板、场限环、或者是填充有多晶硅的沟槽结构，其中场板、场限环、或者填充有多晶硅的沟槽的具体数量依据产品具体要求来设定。这些分压结构是业内成熟的提高半导体功率器件耐压的常用结构，本专利技术实施例中不再详细描述和展示。本专利技术的一种半导体功率器件中的MOSF本文档来自技高网...

【技术保护点】
1.一种半导体功率器件，其特征在于，包括：半导体衬底；在所述半导体衬底上形成的MOSFET区，所述MOSFET区包括至少一个MOSFET单元；位于所述半导体衬底中的至少一个集电极区，所述集电极区从所述半导体衬底的顶部引出接集电极；所述集电极区与所述MOSFET单元形成绝缘栅场效应晶体管结构。

【技术特征摘要】
1.一种半导体功率器件，其特征在于，包括：半导体衬底；在所述半导体衬底上形成的MOSFET区，所述MOSFET区包括至少一个MOSFET单元；位于所述半导体衬底中的至少一个集电极区，所述集电极区从所述半导体衬底的顶部引出接集电极；所述集电极区与所述MOSFET单元形成绝缘栅场效应晶体管结构。2.如权利要求1所述的一种半导体功率器件，其特征在于，所述集电极区环绕包围所述MOSFET区，或者所述集电极区位于所述MOSFET区的一侧或者两侧。3.如权利要求1所述的一种半导体功率器件，其特征在于，所述MOSFET单元包括：位于所述半导体衬底中的第一导电类型的漏区，所述漏区从所述半导体衬底的底部引出接漏极；位于所述半导体衬底中的第一导电类型的源区和第二导电类型的体区，所述源区和所述体区从所述半导体衬底的顶部引出接源极；位于所述半导体衬底中的介于所述漏区和所述体区之间的第一导电类型的漂移区；位于所述体区内且介于所述源区和所述漂移区之间的电流沟道；以及控制所述电流沟道开启和关...

【专利技术属性】
技术研发人员：王睿，毛振东，袁愿林，刘伟，
申请(专利权)人：苏州东微半导体有限公司，
类型：发明
国别省市：江苏,32