半导体器件及制作方法技术

本申请实施例提供一种半导体器件及制作方法，通过在衬底上依次形成由氮化镓材料制成的沟道层及势垒层之后，基于形成于势垒层的欧姆接触区制备贯穿势垒层的通孔以暴露出部分沟道层。然后，在势垒层上沉积多层欧姆金属层，沉积的多层欧姆金属层通过通孔与沟道层接触，其中，多层欧姆金属层中与沟道层直接接触的欧姆金属层为钽金属层。通过制备贯穿势垒层的通孔，以及在势垒层的通孔位置沉积多层欧姆金属层，可以减小欧姆金属层到二维电子气的距离，使得后续退火所需温度较低，并且结合钽金属层特性使得后续形成的欧姆接触电阻减小。

【技术实现步骤摘要】
半导体器件及制作方法
本申请涉及微电子
，具体而言，涉及一种半导体器件及制作方法。
技术介绍
第三代半导体材料GaN由于具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s)、高击穿电场(1×1010～3×1010V/cm)、较高热导率、耐腐蚀和抗辐射等性能，而具有广阔的应用前景。尤其是AlGaN/GaN异质结结构的HEMT(Highelectronmobilitytransistors，高电子迁移率晶体管)具有高频、高功率密度以及高工作温度等优点，是固态微波功率器件和功率电子器件的未来发展方向。其中欧姆接触工艺是制作高性能的GaN基器件的关键技术之一，直接影响器件的功率、频率和可靠性等性能，优异的欧姆接触包括低的欧姆接触电阻率和良好的欧姆接触形貌。由于GaN材料具有很高的热稳定性，不容易发生化学反应，因此不容易形成欧姆接触。为此，如何提高欧姆接触质量，成为当前制作高质量的GaN基器件迫切希望解决的问题。
技术实现思路
有鉴于此，本申请的目的在于，提供一种半导体器件及其制作方法以改善上述问题。本申请实施例提供一种半导体器件制作方法，所述方法包括：提供一衬底；基于所述衬底本文档来自技高网...

【技术保护点】
1.一种半导体器件制作方法，其特征在于，所述方法包括：提供一衬底；基于所述衬底制作形成沟道层，该沟道层由氮化镓材料制作而成；在所述沟道层的远离所述衬底的一侧制作形成势垒层，在所述势垒层上形成欧姆接触区；基于所述势垒层的欧姆接触区制备贯穿所述势垒层的通孔，暴露出部分沟道层；基于所述势垒层沉积多层欧姆金属层，所述多层欧姆金属层通过所述通孔与所述沟道层接触，其中，所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。

【技术特征摘要】
1.一种半导体器件制作方法，其特征在于，所述方法包括：提供一衬底；基于所述衬底制作形成沟道层，该沟道层由氮化镓材料制作而成；在所述沟道层的远离所述衬底的一侧制作形成势垒层，在所述势垒层上形成欧姆接触区；基于所述势垒层的欧姆接触区制备贯穿所述势垒层的通孔，暴露出部分沟道层；基于所述势垒层沉积多层欧姆金属层，所述多层欧姆金属层通过所述通孔与所述沟道层接触，其中，所述多层欧姆金属层中与所述沟道层直接接触的欧姆金属层为钽金属层。2.根据权利要求1所述的半导体器件制作方法，其特征在于，所述在所述势垒层上形成欧姆接触区的步骤，包括：在所述势垒层远离所述沟道层的一侧涂覆光刻胶；对所述光刻胶进行曝光显影，暴露出部分势垒层以形成所述欧姆接触区，其中，曝光显影后的光刻胶的剖面为倒梯形。3.根据权利要求2所述的半导体器件制作方法，其特征在于，所述基于所述势垒层沉积多层欧姆金属层的步骤，包括：在所述光刻胶的表面以及所述势垒层的通孔位置沉积多层欧姆金属层，使得与所述通孔位置对应的所述多层欧姆金属层通过所述通孔与所述沟道层接触；所述半导体器件制作方法还包括：剥离所述光刻胶及所述光刻胶上沉积的多层欧姆金属层；对与所述沟道层接触的多层欧姆金属层低温退火以形成钽基欧姆接触。4.根据权利要求3所述的半导体器件制作方法，其特征在于，对与所述沟道层接触的多层欧姆金属层进行低温退火处理时使用的温度条件为550℃-700℃。5....

【专利技术属性】
技术研发人员：林科闯，邹鹏辉，刘胜厚，刘成，李敏，赵杰，卢益锋，蔡仙清，杨健，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建,35